DDR/DDR2 SDRAM控制器MACO核


Newsletter Subscription

IP ExpressDDR/DDR2同步动态随机存取存储器(SDRAM)控制器MACO核是一个通用的存储器控制器，可以与行业标准的DDR/DDR2 SDRAM器件和模块连接。该IP核的IPexpress可配置，为设计修改数据宽度、突发传输速率和CAS延迟设定提供了灵活性。它为应用逻辑提供了一个简单的指令界面。该控制器可以被配置为DDR only或DDR2存储器控制器。

MACO这个成熟的DDR/DDR2核利用LatticeSCM器件中的MACO ASIC门进行优化，充分利用其最新的结构，实现了一个更快、更小的IP核。

请注意RLDRAM IP核是使用MACO ASIC门以及FPGA阵列中的软逻辑来实现的。由于相当部分的实现是在MACO中，留给用户更多的FPGA阵列资源。

软件要求

  • ispLEVER 7.1或以后的版本
  • MACO设计套件
  • MACO许可证文件

特性

  • 连接到行业标准的DDR和DDR2 SDRAM
  • 可编程突发长度4或8
  • 预知的CAS功能
  • ODT信号产生
  • 3个或更多可编程CAS延迟
  • 智能bank管理，最少化ACTIVE指令
  • 同步实现
  • 指令流水线最大限度地提高吞吐量
  • 支持SDRAM数据路径宽度8、16、32、40、64和72位。仅当flip-chip或wire bond封装使用单端DQS时，支持72位数据宽度。wire bond封装在差分模式DQS下，最大的数据宽度为40。
  • 不同地址宽度适用于不同存储器件
  • 可编程的时序参数
  • 选择选通两块芯片时，内核频率和DDR-2 DRAM频率为333MHz
  • 通过数据掩码信号的字节级写
  • 写模式期间，使用正向和互补的DQS(最多40个数据位)。读模式期间，不使用互补引脚。
  • 最多选通两块芯片(包括可以不选这两块芯片，通过FPGA门电路增加选通其他的芯片)
  • 支持PCB走线长度长达8英寸。

Jump to

块关系图

Alternate Text

性能和大小

LatticeSCM1
配置 SLICE LUT REG PIO
类型 数据宽度 RA/CA宽度 LatticeSCM器件速度
DDR2 16 13 / 9 TYP (-6) 269 225 387 43
DDR2 32 13 / 9 TYP (-6) 422 321 629 63
DDR2 64 13 / 9 TYP (-6) 729 515 1113 103
DDR2 72 13 / 9 TYP (-7) 806 562 1234 113

1.使用Lattice ispLEVER® 7.1软件得到的性能和利用率数据。当使用不同软件版本或者在不同器件密度、封装或速度等级的器件中使用该IP，性能可能会略有不同。并非所有配置都适合较小的LatticeSCM器件。这些结果来自于Synplify Pro v9.4L。

订购信息

要下载此MACO IP，请访问IPexpress主窗口中的莱迪思​​IP服务器选项卡。此选项卡上显示了所有可供下载的ispLeverCORE IP模块。

许可证

IP版本：2.3.

所有MACO IP都是免费的。但是需要得到许可证才能进行仿真和位流产生。 请联系您本地的莱迪思销售办事处获取您的MACO IP许可证。

文档

快速参考
标题 编号 版本 日期 格式 文件大小
选择全部
DDR/DDR2 SDRAM Controller MACO Core User Guide
IPUG46 01.8 5/5/2010 PDF 1.9 MB

ABOUT LATTICE

SALES

SUPPORT

FOLLOW