多くのシリアルデータ伝送規格は、8b / 10bエンコーディングを利用して、クロック再生のための十分なデータ移行を保証します。このリファレンスデザインは、ラティスのプログラマブルロジックデバイス内で8b / 10bエンコード/デコードを実行するのに適したエンコーダ/デコーダの説明をしています。このリファレンスデザインには、いくつかの汎用CPLDおよびFPGAの実装も紹介しています。
* 他のデバイスでも動作する可能性があります
注意:上記の性能と設計サイズは見積もりです。実際の結果は、選択されたパラメータ、タイミング制約、および実装デバイスによって異なる場合があります。詳細については、設計のドキュメントを参照してください。 他に明記のない限り、すべてのコーディングおよび設計作業はPCプラットフォーム上で行われました。
*By clicking on the "Notify Me of Changes" button, you agree to receive notifications on changes to the document(s) you selected.