電源管理バス

Reference Design LogoThe Power Management Bus (PMBus) は、電力変換デバイスとその他のデバイス間で通信する手段として定義されたオープンスタンダード・プロトコルです。SMBusプロトコルをベースとした業界標準のシリアル通信インターフェイスとして、これはシステム管理バス(System Management Bus)の拡張として見られており、多くの新しい機能に対応します。SMBusのように、PMBusプロトコルは3レイヤ、物理・データリンク・ネットワークの各レイヤを定義しています。

このデザインはWISHBONEインターフェイスを持っており、データリンクレイヤ・プロトコルの実装に焦点をあてています。本デザインを、マイクロコントローラに実装するネットワークレイヤ・プロトコルと接続するのが適切です。

このデザインはラティスの参照デザインLattice reference design RD1046: I2C Master with WISHBONE Bus Interface(WISHBONEバスインターフェイスを持つI2Cマスタ)に基づいており、VerilogとVHDL両言語を用意しています。

Jump to

ブロック ダイアグラム

Power Management Bus Block Diagram

パフォーマンスとサイズ

デバイスをテスト* 言語 性能 I/Oピン サイズ リビジョン
LCMXO2-2000HC-4TG100CES Verilog/VHDL > 50 MHz 31 299/290 LUTs 1.1
LCMXO1200C-3T100C Verilog/VHDL > 50 MHz 31 292/288 LUTs 1.1
LPTM10-12107-3FTG208CES Verilog/VHDL > 50 MHz 31 292/288 LUTs 1.1

*これ以外のデバイスでも動作するかもしれません。

注: 上に示された性能とリソースサイズは見積りです。選択されたパラメータ、タイミング制約、およびデバイス・インプリメンテーションに依存して、実際の結果は異なるかもしれません。詳細に関してはデザインのドキュメントを参照してください。特に注記がない限り、すべてのコード記述と設計作業はPCプラットホームで行われました。

Documentation

Technical Resources
TITLE NUMBER VERSION DATE FORMAT SIZE
Select All
Power Management Bus Reference Design Documentation
FPGA-RD-02097 1.2 1/22/2021 PDF 1.1 MB
Power Management Bus Reference Design - Source Code
RD1100 1.1 12/23/2011 ZIP 378.3 KB

*By clicking on the "Notify Me of Changes" button, you agree to receive notifications on changes to the document(s) you selected.