形態は機能に従う－最高のラティスFPGAを選択

『空を飛ぶ鷹も、開花したりんごの花も、せっせと働く使役馬も、優雅な白鳥も、オークの枝も、根元が曲がりくねった竜巻も、漂う雲も、太陽の下にあるものは全て、形態は常に機能に従う』－ルイス・サリヴァン（1896）。

『19世紀の建築家がFPGAと何の関係が？』と思った人も多いでしょう。その理由を説明します。多くのシステム設計者が直面している重要な決定は、どのFPGAファミリを次のプロジェクトで使うかということです。ラティスは現在、FPGAの4つのクラスを発売しています。iCE、ECP、MachそしてCrossLinkです。FPGAはデジタルロジックで満たすことのできる、空白のキャンバスのように魅力的で、その柔軟性によって多くの人から活用されています。しかし、ラティスのFPGA設計者がそれぞれのクラスを作り出し、機能を考えたとき、それぞれのクラスの形も決定する必要がありました。その当初の意図を理解することが、次のプロジェクトで正しいFPGAファミリを選択する際に役立つかもしれません。

1フィート×1フィート（30cm×30cm）以上のほぼすべての回路基板は、リセット信号、ハードウェアステータス、およびその他のインタフェースの問題を管理するチップが必要です。通常、小型FPGAによって行われるこの機能は制御PLDと呼ばれています。この機能は数年にわたる世代のデバイスでMachの設計者の胸中にありました。新世代のMachXO3ファミリは、3つの重要な制御機能を中心に提供しています。

第一に、システムが起動したとき“最初のデバイスオン”され、そして電源がオフになったときに“最後にデバイスオフ”することが可能です。第二に、多数のI / Oを低コストで利用できるため、必要に応じて多くのデバイスやインターフェイスに接続できます。そして最後に、電源を切ってすぐに起動させる際も故障することのない、デバイスの電源が切られている間に駆動できる堅牢なI / Oを提供します。

新興市場では、開発者がFPGAを使用して開発中または製品を展開した後に進化が期待できる機能を実装することが一般的です。過去10年間で、これらの機能を100%FPGAとして実装していたのが、FPGAとともにASICやASSPを使用することがトレンドになってきています。ECP5ファミリのデバイスは、この付随機能を念頭に置いて設計されています。これらのデバイスは、システム相互接続を可能にするためにPCIeやDDRなどの主要なシステムインタフェースを提供し、FPGAファブリックは、コストと電力を最適化するよう設計されました。さらに、ダイサイズが小さいため、業界でリードするFPGA容量とパッケージサイズの組み合わせが可能です。

通常、FPGAは高価で、多くの電力が必要で、コンシューマ製品で使用するには大きすぎると考えられていました。しかし、iCEデバイスの設計者はこの典型を破り、現代のコンシューマモバイルエッジ製品に最適なモバイルFPGAを開発しました。パッケージの大きさはわずか1.4mm x 1.4mmで大量生産に適したコストで、数10uWまでの電力範囲を備えたiCE40 UltraPlus FPGAは多くのスマートフォン、スマートスピーカーやその他のコンシューマモバイル、コンシューマエッジデバイスでの接続、リアルタイムでのオフロード、計算オフロードを可能にします。

もちろん多くの今の設計者は、FPGAの使い方が当初のチップ開発者の意図と違うことに気づいています。実際、これらは我々が奨励し、取り入れてることです。CrossLinkファミリーの誕生は良い例です。モバイルコンシューマデバイスの普及に伴い、当社は、MachXO2とLatticeXP2を使用し、MIPI CSI、MIPI DSI、LVDSをベースにしたフラットパネルディスプレイなどの画像インターフェイスを実装するお客様が増えていることに気付きました。これらの共通機能をより効率的に実装できるように、CrossLinkファミリのビデオブリッジFPGAが作成されたのです。

次のプロジェクトに向けてラティスのFPGAを選択したいけれど、どれがいいかわからない場合、“形態は機能に従う”ということを覚えておいてください。チップ設計者が意図した機能がデバイス選択において役立つと良いのですが、元の機能から離れて考えることも自由です。それがあなたを新世代のデバイスへと導いてくれるかもしれません。