Lattice Diamond 3.9 - IPセキュリティ、電力とハードウェア管理を改良
Posted 04/25/2017 by Choon-Hoe Yeoh
2017年、当社はIP RTL暗号化の生産性や省電力の設計フローなどFPGA設計のいくつかの領域の改善と、ASCデバイスのサポート範囲の拡大に注力し、ラティスDiamond 3.9のリリースを開始しました。
改良されたコラボレーション
IP PTL暗号化は、とくにIPの再利用や外部の組織をまたがる設計のコラボレーションが必要となる場合にFPGA設計フローにおいて重要な部分でした。ラティスDiamond 3.9で、ラティスはLinux暗号化プラットフォームのサポートを追加しました。これによって、Linux環境でより多くの計算能力と情報量を得るための作業を効率的に行うことができます。さらに、暗号化されたIP RTLに階層表示機能とRevealロジックアナライザのサポートを追加し、暗号化されたIP RTLを備えた設計により多くの診断チャンネルを提供でき、設計クロージャの生産性を劇的に向上させます。
さらに低消費電力へ
ラティス Diamond 3.9は設計フローを省電力へと改善するために、低消費電力製品を提供しつづけるラティスの伝統を引き継いでいます。私たちは、高次の数学的モデリング方程式とそれに対応するシリコンの特性データを使って電力計算機を強化し、より良いシリコン相関を提供し、電力設計のクロージャの速度を上げました。このアップグレードは当社のCrossLink FPGA製品ファミリと2016年第3四半期以降にリリースされたその他のプログラマブルデバイスで可能です。Lattice Diamond 3.9アップデートでは、省電力の設計において、使用していないときは設計内の電力を消費する要因をオフにするため、MachXO2とMachXO3ファミリで未使用または出力専用I / Oの入力バッファを無効にする機能が追加されました。
多くの製品向けに設計サポート
このリリースにおいて、当社はいくつかのFPGA/CPLDデバイス製品にわたるASCデバイスファミリ向けのサポートを拡大しました。これにより、さらにMachXO2HE、MachXO3LやほとんどのECP5とECP5-5G製品のようなFPGA/CPLDデバイスファミリである主力のハードウェア管理プラットフォームが強化され、お客様の異なるニーズを基にしたハードウェア管理ソリューションを開発するために利用できるようになりました。
当社はソフトウェアがFPGAを使用するどんな設計のコンポーネントでも重要だと考えています。スマート接続ソリューションの主要企業として、お客様の成功を保証するためにユーザーのフィードバックとともに業界のトレンドに目を向けています。