HDR-60ビデオカメラ開発キット

LatticeECP3 FPGAベースのHDR(High Dynamic Range)カメラシステム

ラティスHDR-60ビデオカメラ開発キットは、市販されるカメラハウジングにフィットするよう設計された、すぐに量産化可能なHDR(High Dynamic Range)カメラです。このハードウェアは、60fpsフル1080p解像度を、外付けフレームバッファをまったく必要とすることなく、FPGAからストリーミングモードで出力するためのものです。

ラティスのパートナのHelion社による IONOS ISP(Image Signal Processing、画像信号処理)IPが内蔵され、センサから表示可能なイメージへのエンドツーエンドのISPが実現されています。内蔵されているのはセンサ・インターフェイス、不良ピクセル補正と2Dノイズリダクション、高品質5 x 5デベイヤー処理、色補正マトリクス、高速自動露出、自動ホワイトバランス、HDR、ガンマ補正、及びオーバーレイ(文字とグラフィックスの両方)です。HDMI PHY IPはHDMI / DVIモニタへの出力が可能です。

このキットは、業界最速の自動露出、超高品質の自動ホワイトバランス、120dBを超えるHDRを提供します。オンボードのBroadcom Broadreach™ PHYによって、最長700mの同軸ケーブルによるイーサネットに対応しています。また、このハードウェアは最大16メガピクセルのセンサに対応可能で、最大2つのセンサを同時に接続でき、標準の安価なUSBケーブル経由で簡単にプログラムできます。

このキットは、細長いHDR-60ベースボードと、これに取り付ける正方形のNanovestaセンサボードという、2枚のボードで構成されます。ベースボードにはLatticeECP3-70が搭載され、センサボードにはAptina社の720p HDR(High Dynamic Range)センサが装備されています。ただし、このハードウェアは60fpsのフル1080p解像度に対応するよう設計されています。

キットにはプラグアンドプレイ・デモが内蔵され、HDMIまたはDVIモニタに接続するだけで60fps動作します。このキットは、Lattice FPGAの高性能・低消費電力のデジタル信号処理能力、及び無償で入手可能なデモ・ビットストリームとボード配置図、およびGerberファイルを活用することにより、開発を計画しているお客様が直ちに作業を開始できるように設計されています。

キットにはLatticeECP3-70が搭載され、カメラメーカが独自のIPを統合できるよう十分なスペースが確保されていますが、IONOS HDR ISPパイプライン全てがLatticeECP3-35デバイスに実装可能です。しかも、ISPパイプラインは外付けフレームバッファが不要で、LatticeECP3 FPGAは低消費電力であることから、HDR-60ベースのカメラは極めて低コストで製造及び動作できます。

特長

  • FPGAベースの画像信号処理
  • すぐに量産化可能なHDRカメラデザイン
  • 60fps 1080pに対応
  • 最大16メガピクセルのセンサに対応
  • 最大2個のセンサに同時対応
  • フル60fpsのストリーミングモードで外付けフレームバッファが不要
  • 変化する光に高速自動露出で瞬時に調整
  • 120dBを超えるHDR性能
  • FPGAから直接HDMI / DVI出力
  • 極めて低遅延
  • 包括的な画像処理IPライブラリ
  • オンボードのBroadcom® BroadreachTM PHYによりIP over Coaxに対応
  • オンボードのFTDIチップは安価なUSBケーブルで簡単にプログラミング可能

Jump to

キット内容

  • HDR-60ベースボード
  • 9MT024 NanoVestaヘッドボード(-DKNバージョンのみ)
  • USBケーブル2本
  • HDMIケーブル
  • HDMI-DVIアダプタ
  • 12V電源(全世界対応)
  • クイックスタート・ガイド

ボード写真

トップビュー, 側面ビュー, NanoVestaヘッドボードとHDR-60ベースボード

画像をクリックすると拡大

トップビュー, NanoVestaヘッドボードなしのHDR-60ベースボード

画像をクリックすると拡大

側面ビュー, NanoVestaヘッドボードとHDR-60ベースボード

画像をクリックすると拡大

発注情報

ドキュメント

Quick Reference
Technical Resources
Information Resources
Downloads
TITLE NUMBER VERSION DATE FORMAT SIZE
Select All
Programming Cable - User Guide
Describes the features and recommended usage guidelines of Lattice ispDOWNLOAD Cables.
FPGA-UG-02042 26.7 4/24/2024 PDF 992.6 KB
HDR-60 Base Board - Revision A User's Guide
EB59 01.1 8/6/2012 PDF 3.1 MB
HDR-60 Video Camera Development Kit Quick Start Guide
QS010 11/6/2012 PDF 1.3 MB
HDR-60 Base Board - Revision B User's Guide
EB70 1.2 4/9/2014 PDF 3.4 MB
MT9M024 NanoVesta Head Board User's Guide
EB63 01.1 5/8/2012 PDF 1 MB
MachXO2 Dual Sensor Interface Board User's Guide
EB69 1.1 1/5/2012 PDF 2.4 MB
TITLE NUMBER VERSION DATE FORMAT SIZE
Select All
HiSPi-to-Parallel Sensor Bridge
FPGA-RD-02069 1.4 4/1/2014 PDF 1013.1 KB
TITLE NUMBER VERSION DATE FORMAT SIZE
Select All
LatticeECP3 Family Product Brochure
I0198 8.0 5/29/2012 PDF 2.7 MB
Camera Solutions Product Brief
IO232 4/25/2013 PDF 2.8 MB
HDR-60 Video Camera Development Kit Product Brief
I0213 4/6/2012 PDF 1.9 MB
HDR-60 Video Camera Development Kit Product Brief (Chinese Language Version)
I0213C 4/1/2012 PDF 2.3 MB
IP Suites for LatticeECP3 - News Brief
NB101 2/4/2011 PDF 458.8 KB
Dual Image Sensor Product Brief
4/3/2012 PDF 1.2 MB
TITLE NUMBER VERSION DATE FORMAT SIZE
Select All
HDR-60 Default Programming Bit Streams and Graphical User Interface files
© Helion GmbH, Germany, 2011-2013
1/28/2013 ZIP 7.6 MB
HDR-60 PCB Rev B
Layout source files for HDR-60 base board - Rev B
1/25/2012 ZIP 2.1 MB
HDR-60 Schematic Rev A
2/22/2011 ZIP 801.9 KB
HDR-60 PCB Layout Rev A
2/22/2011 ZIP 2.1 MB
NanoVesta BOM Rev A
2/22/2011 XLS 34 KB
NanoVesta PCB Layout Rev A
2/22/2011 ZIP 1.2 MB
NanoVesta Photoplots Rev B
1/20/2012 ZIP 714.3 KB
NanoVesta Schematic Rev A
2/22/2011 ZIP 357.5 KB
MT9M024 NanoVesta Rev B Layout
Layout files in .brd format for the 9MT024 NanoVesta Rev B
5/6/2011 ZIP 897.9 KB
NanoVesta BOM Rev B
1/20/2012 XLS 41 KB
NanoVesta Schematic Rev A or B
Boards marked with Rev A or B have a common schematic. These revisions differ only in the layout.
1/20/2012 ZIP 465.1 KB
Nanovesta PCB Photoplots Rev A
2/22/2011 ZIP 759.8 KB
MN34041 Sensor NanoVesta Headboard Bitstream
© Helion GmbH, Germany, 2011-2013
3/21/2012 BIT 2.5 MB
Using Lattice HDR-60 With Aptina DevWare
3/15/2011 ZIP 1.1 MB
HDR-60 BOM Rev A
2/22/2011 XLS 57.5 KB
HDR-60 PCB Photoplots Rev A
2/22/2011 ZIP 1.1 MB
HDR-60 BOM Rev B
List of all components populated on the HDR-60 base board.
1/25/2012 XLS 66.5 KB
HDR-60 Schematic Rev B
Schematic files in OrCAD .dsn and .pdf formats
3/1/2012 ZIP 659.5 KB
HDR-60 Gerber Files Rev B
1/25/2012 ZIP 1.1 MB
TITLE NUMBER VERSION DATE FORMAT SIZE
Select All
Helion ISP Pipeline
1/1/0001 JPG 124.1 KB

*By clicking on the "Notify Me of Changes" button, you agree to receive notifications on changes to the document(s) you selected.

Support

Technical Support

Need Help? We're Here to Assist You

Quality & Reliability

Reference Material to Help Answer Your Questions