Coordinate Rotational Digital Computer (CORDIC) IP Core

Uses Full Precision Arithmetic Internally While Supporting Variable Output Precision

IP Express

CORDIC(座標回転デジタルコンピュータ)は双曲線関数や三角関数を計算し、極座標をデカルト座標に変換したり、その逆を行うシンプルで効率的なアルゴリズムです。加算、減算、ビットシフト、テーブルルックアップなどの単純な算術演算を必要とする反復法です。これにより、より複雑なタスクの使用向けに、デバイス内で可能な乗算器の制限がなくなります。

ラティスのCORDIC IPは構成可能で、いくつかの機能をIPコアに実装できます:回転、変換、サイン/コサイン、逆正接関数など。2つのアーキテクチャ構成は演算装置で利用可能です:シングルサイクルデータスループットを備えた並列、複数サイクルスループットを備えたワードシリアルなど。入出力データ幅、および反復数は広範囲にわたって設定可能です。IPコアは完全な内部精度を使用しながら、四捨五入のためのいくつかの選択をもつ可変出力精度を可能にします。

機能

  • 対応機能:
    • ベクトル回転(極座標から直交座標)
    • ベクトル並進(直交座標から極座標)
    • サイン/コサイン
    • 逆正接関数
  • 8~32ビットの入力データ幅
  • 4~32の出力を得るための構成可能な反復数
  • オプションのプレ回転モジュール
  • CORDICアルゴリズムの出力振幅スケールファクタを補正するためのオプションの振幅補正スケーリングモジュール
  • 選択可能な四捨五入アルゴリズム:切捨、切上、小数点以下切り下げ、最も近い偶数の整数への丸め
  • スループット最適化のための選択可能な並列アーキテクチャ構成
  • 面積最適化のための選択可能なワードシリアルアーキテクチャ構成
  • 符号付き2の補数データ
  • オプションのクロックイネーブル(ce)および同期リセット(sr)制御信号
  • 全精度の内部演算

Jump to

Block Diagram

Ordering Information

The CORDIC IP is provided at no additional cost with the Lattice Radiant™ software.​

Documentation

Quick Reference
Information Resources
TITLE NUMBER VERSION DATE FORMAT SIZE
Select All
CORDIC IP Core - User Guide
FPGA-IPUG-02136 1.7 12/11/2025 PDF 884.6 KB
CORDIC IP Core User Guide
FPGA-IPUG02044 1.4 7/16/2018 PDF 1000.5 KB
TITLE NUMBER VERSION DATE FORMAT SIZE
Select All
CORDIC IP Core - Release Notes
FPGA-RN-02091 1.1 12/11/2025 PDF 244.8 KB
TITLE NUMBER VERSION DATE FORMAT SIZE
Select All
IPexpress Quick Start Guide
8/5/2010 PDF 304.8 KB

*By clicking on the "Notify Me of Changes" button, you agree to receive notifications on changes to the document(s) you selected.