スキャッター・ギャザーDMAコントローラ

Implements a Configurable, AXI Lite-compliant DMA Controller with Scatter-Gather Capability

ダイレクト メモリ アクセス (DMA) は、システム メモリと、プロセッサ (例えば、システム CPU) 各転送に関与することがなく周辺機器間のデータ ブロックを転送するための手法です。DMA は、システムの処理要素のオフロードだけでなくプロセッサの読み取りと書き込みよりもはるかに高いレートでデータを転送することができます。

スキャッター/ギャザー DMA 一連の小さい連続したブロック転送によるメモリの 1 つの非連続ブロックから別のデータ転送を提供することでこのテクニックを強化する.ラティスのスキャッター/ギャザー DMA コント ローラー コア スキャッター/ギャザー機能と構成可能なマルチ チャネル、ウィッシュポーン準拠の DMA コント ローラーを実装します。

機能

  • 最大 16 本の物理チャンネルをサポート
  • 物理チャンネル毎に最大 8 本のサブ・チャンネル
  • 重み付けラウンド ー ロビン・アービトレーションを用いた4つの優先レベル
  • 8 ~ 128 ビットの WISHBONE バス幅
  • シンプルな DMA、スプリット転送及びスキャッター・ギャザー DMA をサポート
  • パケット・バッファリング用の外部 RAM インターフェース
  • 自立及びハードウェア制御のリトライ
  • WISHBONE バースト及びクラシック・サイクル転送をサポート
  • 集中化 (Centralized) 及び分散化 (Distributed) DMA コントロール・アーキテクチャをサポート

Jump to

Block Diagram

注文用情報

家族 パートナンバー
LatticeECP3 DMA-SG-E3-U1
LatticeECP2M DMA-SG-PM-U1
LatticeECP2 DMA-SG-E2-U1
LatticeSC DMA-SG-SC-U1
LatticeXP2 DMA-SG-X2-U1

IP バージョン: 2.5.

このIPの完全評価バージョンをダウンロードするには、IPエクスプレスのメイン・ウィンドウにあるラティスIPサーバへ行ってください。ダウンロードできる全てのラティス IPモジュールは、このタブ上でご覧になれます。

IP コアを購入する方法を見つけるためにローカル格子営業所までご連絡ください。

資料

Quick Reference
Information Resources
TITLE NUMBER VERSION DATE FORMAT SIZE
Select All
SGDMA Driver API Reference
FPGA-TN-02340 1.4 6/26/2025 PDF 560.9 KB
TITLE NUMBER VERSION DATE FORMAT SIZE
Select All
SGDMA Driver API Reference
FPGA-TN-02340 1.4 6/26/2025 PDF 560.9 KB
TITLE NUMBER VERSION DATE FORMAT SIZE
Select All
Scatter-Gather Direct Memory Access Controller IP Core User's Guide
IPUG67 1.8 3/1/2015 PDF 3.8 MB
Scatter Gather DMA Controller IP Core - User Guide
FPGA-IPUG-02131 1.6 6/26/2025 PDF 1.9 MB
TITLE NUMBER VERSION DATE FORMAT SIZE
Select All
Scatter Gather DMA Controller IP Core - Release Notes
FPGA-RN-02058 1.2 6/26/2025 PDF 205.6 KB
TITLE NUMBER VERSION DATE FORMAT SIZE
Select All
IPexpress Quick Start Guide
8/5/2010 PDF 304.8 KB

*By clicking on the "Notify Me of Changes" button, you agree to receive notifications on changes to the document(s) you selected.