N:1 MIPI CSI-2左右合并传感器聚合参考设计

以最低延迟将多个图像传感器聚合到单个输出

管理多个CSI-2传感器:摄像头在如今的许多应用中无处不在。系统设计人员面临的挑战是将数据从多个CSI-2传感器传输到应用处理器(AP)进行进一步处理。为了克服AP输入资源的限制,可以将来自多个摄像头的数据聚合到单个数据流中。

连接CrossLink:莱迪思CrossLink和CrossLink-NX FPGA系列结合了FPGA的灵活性与高性能硬核D-PHY端口,非常适合解决各类视频桥接、聚合和ISP设计难题。

完整的参考设计:该参考设计逐行连接多达5个通道。 N输入1输出MIPI CSI-2左右聚合参考设计包括了详尽的设计示例,拥有莱迪思CSI-2/DSI D-PHY接收器和CSI-2/DSI D-PHY IP核的支持。

特性

  • 最多聚合5个MIPI CSI-2输入通道,每个通道最多实现4路传输(最多15个Rx时钟和数据通道连接软IP)
  • 使用符合MIPI标准的软核或硬核IP
  • 每通道最大1.2 Gpbs Rx
  • 1、2或4个Tx通道
  • 每个通道最大1.5 Gbps Tx(最大带宽6 Gbps)

跳转到

框图

文档

技术资源
标题 编号 版本 日期 格式 文件大小
N Input to 1 Output MIPI CSI-2 Side-by-Side Aggregation with CrossLink-NX - Source Code
FPGA-RD-02212 1.0 3/2/2021 ZIP 88.5 MB
N Input to 1 Output MIPI CSI-2 Side-by-Side Aggregation with CrossLink-NX - Documentation
FPGA-RD-02212 1.0 3/2/2021 PDF 2.6 MB
CSI-2 Side-by-side Aggregation Reference Design for CrossLink – Documentation
FPGA-RD-02192 1.0 5/1/2020 PDF 1.8 MB
CSI-2 Side-by-side Aggregation Reference Design for CrossLink – Source Code
1.0 5/1/2020 ZIP 18.9 MB