SDR SDRAM 控制器 - 高级

Support Discontinued - For Reference Only

相关产品

LatticeReferenceDesign-Logo在嵌入式系统存储器设计中，由于同步DRAM（SDRAM）的速度，它已成为选择的主流存储器。位于SDRAM和主总线之间，这个SDRAM控制器参考设计降低了用户处理SDRAM的命令接口的工作量，为总线主控器件提供了一个简单的通用系统接口。

 
Support Discontinued - For Reference Only

    框图

    SDR SDRAM Controller - Advanced

    性能和资源使用情况

    器件系列 经测试的器件* 性能 I/O引脚 设计占用资源 版本
    ECP5™ 9 LFE5U-45F-
    6MG258C    		 >60MHz 73 95 LUTs (Verilog Source)
    89 LUTs (VHDL Source)    		 4.7
    LatticeECP3™ 3 LFE3-95EA-
    7FN1156C    		 >60MHz 73 133 LUTs (Verilog Source)
    150 LUTs (VHDL Source)    		 4.7
    LatticeECP™ 4 LFECP33E-
    5F484C    		 >60MHz 73 137 LUTs (Verilog Source)
    139 LUTs (VHDL Source)    		 4.7
    iCE40™ 10 iCE40LP8K-CM225 >100MHz 130 227 LUTs (Verilog Source) 4.7
    MachXO3L11 LCMOX3L-4300C-
    5BG256C    		 >100MHz 130 170 LUTs (Verilog-LSE)
    172 LUTs (Verilog-Syn)    		 4.7
    MachXO2™ 1 LCMXO2-1200HC-
    5TG144C    		 >60MHz 73 96 LUTs (Verilog Source)
    89 LUTs (VHDL Source)    		 4.7
    MachXO™ 2 LCMXO256C-
    3T100C    		 >60MHz 73 92 LUTs (Verilog Source)
    86 LUTs (VHDL Source)    		 4.7
    LatticeXP2™ 5 LFXP2-5E-
    5FT256C    		 >60MHz 73 154 LUTs (Verilog Source)
    145 LUTs (VHDL Source)    		 4.7
    LatticeXP™ 6 LFXP20C-
    5F484C    		 >60MHz 73 136 LUTs (Verilog Source)
    139 LUTs (VHDL Source)    		 4.7
    ispMACH® 4000ZE 7 LC4256ZE-
    5TN100C    		 >100MHz 73 84 Macrocells (Verilog Source)
    84 Macrocells (VHDL Source)    		 4.7
    ispLSI® 5000VE 8 ispLSI5512VE-
    155LB272    		 >100MHz 73 84 Macrocells (Verilog Source)
    84 Macrocells (VHDL Source)    		 4.7

    1. 使用LCMXO2-1200HC-5TG144C器件和带有LSE（莱迪思综合引擎）的Lattice Diamond® 3.1设计软件测得的性能和资源使用数据。
    2. 使用LCMXO256C-3T100C器件和带有LSE的Lattice Diamond 3.1设计软件测得的性能和资源使用数据。
    3. 使用LFE3-95EA-7FN1156C器件和Lattice Diamond 3.1设计软件测得的性能和资源使用数据。
    4. 使用LFECP33E-5F484C器件和Lattice Diamond 3.1设计软件测得的性能和资源使用数据。
    5. 使用LFXP2-5E-5FT256C器件和Lattice Diamond 3.1设计软件测得的性能和资源使用数据。
    6. 使用LFXP20C-5F484C器件和Lattice Diamond 3.1设计软件测得的性能和资源使用数据。
    7. 使用LC4256ZE-5TN100C器件和Lattice ispLEVER® Classic 1.4软件测得的性能和资源使用数据。
    8. 使用ispLSI5512VE-155LB272器件和Lattice ispLEVER Classic 1.4软件测得的性能和资源使用数据。
    9. 使用LFE5U-45F-6MG258C器件和带有LSE的Lattice Diamond 3.1设计软件测得的性能和资源使用数据。
    10.使用 iCE40LP8K-CM225器件和iCEcube2设计软件测得的性能和资源使用数据。
    11.使用LCMOX3L-4300C-5BG256C器件和带有Synplify以及LSE的Lattice Diamond® 3.1设计软件测得的性能和资源使用数据。

    *也可用其他器件。

    注: 以上所示的性能和设计规模仅是估计。实际结果可能取决于所选择的参数，时序约束和所用的器件。若要了解更详细的情况，请查阅设计文件。除非另有说明，所有的代码和设计工作都是在PC平台上完成的。

    文档

    技术资源
    标题编号版本日期格式文件大小
    选择全部
    Advanced SDR SDRAM Controller - Design Documentation
    		FPGA-RD-020874.91/22/2021PDF1.1 MB
    Advanced SDR SDRAM Controller - Source Code
    		RD10104.89/12/2014ZIP495.7 KB
    SDR SDRAM Controller - Documentation
    		RD11741.13/1/2014PDF1.4 MB
    SDR SDRAM Controller - Source Code
    		RD11741.13/1/2014ZIP2.6 MB