SubLVDS图像传感器接收器

将SubLVDS图像传感器视频数据转换为像素时钟域

Our system is going under maintenance starting May 25, 2024 at 7:00 AM Pacific and ending May 25, 2024 at 1:00 PM Pacific. During this window, the website may not be reachable. For immediate assistance, please contact techsupport@latticesemi.com.

图像传感器通常使用subLVDS接口,集成一个时钟对和一个或多个数据对。数据对的数量取决于带宽需求。相比于LVDS接口,SubLVDS提供:

  • 更低的共模电压0.9 V,相比LVDS的1.25 V。SubLVDS通常使用1.8 V电源,LVDS通常使用2.5 V。
  • 更低的差分摆幅+/- 150 mV,相比LVDS的+/- 175 mV。

莱迪思SubLVDS CrossLink系列IP将图像传感器视频数据流转换为像素时钟域,可用于与其他应用接口如MIPI DSI 等互连。

特性

  • 可支持图像传感器的4、6、8或10条数据通道
  • 支持10位(RAW10)或12位(RAW12)像素位宽
  • 在从模式下可为图像传感器生成XVS和XHS

Block Diagram

Resource Utilization

Number of RX Gears RX Gear Line Rate Synthesis Tool Register LUTs Fmax*
4 8 900 Mbps Synplify Pro 293 640 clk_p_i = 450 MHz
pixclk_o = 112.5 MHz
10 8 900 Mbps Synplify Pro 663 1214 clk_p_i = 450 MHz
pixclk_o = 112.5 MHz
16
8
900 Mbps Synplify Pro 874 1681 clk_p_i = 450 MHz
pixclk_o = 112.5 MHz
4 16 900 Mbps Synplify Pro 756 1622 clk_p_i = 450 MHz
pixclk_o = 56.25 MHz

*Note: The Fmax provided here is shown to give affirmation to the user that that target frequency for a certain bitrate is attainable. While it is possible that the maximum frequency could be higher than the one described below, the IP is bounded to limit it in order to maintain the user’s desired configuration.

订购信息

SubLVDSt图像传感器接收器IP核可在Diamond设计软件中免费使用。

若要在Radiant设计软件中使用该IP,则需要购买:

产品系列 订购编号 描述
CrossLink-NX LVDS-RX-CNX-U 单次设计许可
CrossLink-NX LVDS-RX-CNX-UT 多站点许可

文档

快速参考
标题 编号 版本 日期 格式 文件大小
选择全部
SubLVDS Image Sensor Receiver Submodule IP - Lattice Diamond Software
FPGA-IPUG-02023 1.3 3/20/2020 PDF 1.8 MB
SubLVDS Image Sensor Receiver IP Core
FPGA-IPUG-02093 1.8 12/5/2023 PDF 783.4 KB

设计资源

开发套件和开发板

我们的开发板和开发套件能够简化您的设计流程

IP和参考设计

使用经过预先测试、可重复使用的功能简化您的设计工作

应用说明

了解如何最高效地使用我们一系列的FPGA和开发板

软件

覆盖整个设计流程,非常易于使用