インターフェース ~ ウェアラブル機器

アプリケーションプロセッサーのI/O数による制約でお困りではありませんか? ラティスのFPGAがお手伝いします。ラティスのFPGAを使用して、必要なものを、必要な方法で追加してください。

柔軟性 ~ ラティスのFPGAは多数のI/O規格に対応し、各種センサーやメモリ、あるいはパネルなどと柔軟にインターフェースします。ラティスのFPGAを使用すると、低コストかつ低消費電力な "瞬時のイノベーション" が可能です。

I/O数の豊富なFPGA~ ラティスのFPGAは複数のI/Oバンクを持ち、それぞれが独立したI/O電圧に対応するため、GPIO I/Oの拡張に最適です。

リンクを飛ぶ

ブロック図

SPIからMIPI DSI

  • MIPI D-PHYに対応した市場で最も消費電力の小さいFPGA
  • 3.1Kのロジックセル、1個のPLL、6個のDSPブロックを使用するだけで、直接接続及びSPIからMIPI CSI2、またはSPIからMIPI DSIにブリッジする当社のMIPI D-PHY IPを実装可能
  • iCE40UltraPlus内部にスマートメモリが追加されているため、各種のユーザシナリオにおいてフレーム全体または一部をバッファリングすることも可能。そうしたシナリオの1つとして、マルチレイヤグラフィックス・アクセラレーションがあります。

パラレルからカラーシーケンシャル・ディスプレイへのブリッジ

  • ウェアラブル機器のAPがカラーシーケンシャル・ディスプレイに対応していないのですか? ラティスのFPGAを使用してパラレルRBGストリームを、ディスプレイが要求するカラーシーケンシャルR、G、Bデータに変換してください。
  • ラティスのFPGAは、LVDS、パラレルRGB、MIPI DSIなどいくつかのインターフェース規格及びプロトコルに対応し、お客様特有のブリッジ要件に適合

常時オンのコントローラ及びディスプレイブリッジ

  • 常時オンのコントローラ及びディスプレイブリッジ
  • ラティスのFPGAにはオシレーターとPLLが内蔵され、必要に応じてその他のカスタム機能を実装可能

I/Oレベルシフタと自動時間キャリブレーション

  • ラティスのFPGAには独立して電圧レベルを制御できる複数のI/Oバンクが内蔵され、カスタム電圧レベル変換ブリッジソリューションを作成可能

接続ソリューション用の設計リソース

Programmable Logic Reference Designs
  プロバイダー CrossLink ECP5 / ECP5-5G iCE40UltraPlus LatticeECP2/M LatticeECP3 LatticeXP2 MachXO2 MachXO3
7:1 LVDSビデオ・インターフェース Lattice          
MIPI DSI受信ブリッジ Lattice      
MIPI DSI送信ブリッジ Lattice      
SPIからMIPI D-PHY Lattice              

資料

Information Resources
TITLE NUMBER VERSION DATE FORMAT SIZE
iCE40 Ultra Wearables Infographic
1.0 12/31/2015 PNG 459.9 KB


サポート

Like most websites, we use cookies and similar technologies to enhance your user experience. We also allow third parties to place cookies on our website. By continuing to use this website you consent to the use of cookies as described in our Cookie Policy.