インターフェース ~ ウェアラブル機器

アプリケーションプロセッサーのI/O数による制約でお困りではありませんか? ラティスのFPGAがお手伝いします。ラティスのFPGAを使用して、必要なものを、必要な方法で追加してください。

柔軟性 ~ ラティスのFPGAは多数のI/O規格に対応し、各種センサーやメモリ、あるいはパネルなどと柔軟にインターフェースします。ラティスのFPGAを使用すると、低コストかつ低消費電力な "瞬時のイノベーション" が可能です。

I/O数の豊富なFPGA~ ラティスのFPGAは複数のI/Oバンクを持ち、それぞれが独立したI/O電圧に対応するため、GPIO I/Oの拡張に最適です。

リンクを飛ぶ

ブロック図

SPIからMIPI DSI

  • MIPI D-PHYに対応した市場で最も消費電力の小さいFPGA
  • 3.1Kのロジックセル、1個のPLL、6個のDSPブロックを使用するだけで、直接接続及びSPIからMIPI CSI2、またはSPIからMIPI DSIにブリッジする当社のMIPI D-PHY IPを実装可能
  • iCE40UltraPlus内部にスマートメモリが追加されているため、各種のユーザシナリオにおいてフレーム全体または一部をバッファリングすることも可能。そうしたシナリオの1つとして、マルチレイヤグラフィックス・アクセラレーションがあります。

パラレルからカラーシーケンシャル・ディスプレイへのブリッジ

  • ウェアラブル機器のAPがカラーシーケンシャル・ディスプレイに対応していないのですか? ラティスのFPGAを使用してパラレルRBGストリームを、ディスプレイが要求するカラーシーケンシャルR、G、Bデータに変換してください。
  • ラティスのFPGAは、LVDS、パラレルRGB、MIPI DSIなどいくつかのインターフェース規格及びプロトコルに対応し、お客様特有のブリッジ要件に適合

常時オンのコントローラ及びディスプレイブリッジ

  • 常時オンのコントローラ及びディスプレイブリッジ
  • ラティスのFPGAにはオシレーターとPLLが内蔵され、必要に応じてその他のカスタム機能を実装可能

I/Oレベルシフタと自動時間キャリブレーション

  • ラティスのFPGAには独立して電圧レベルを制御できる複数のI/Oバンクが内蔵され、カスタム電圧レベル変換ブリッジソリューションを作成可能

資料

Information Resources
TITLE NUMBER VERSION DATE FORMAT SIZE
Select All
Lattice Semiconductor's Internet of Things
1.0 3/11/2015 PDF 625.7 KB
TITLE NUMBER VERSION DATE FORMAT SIZE
Select All
iCE40 Ultra Wearables Infographic
1.0 12/31/2015 PNG 459.9 KB

*By clicking on the "Notify Me of Changes" button, you agree to receive notifications on changes to the document(s) you selected.

サポート

技術サポート

サポートが必要な方はこちらまで

品質と信頼性

疑問に関する参考資料