I2C (Inter-Integrated Circuit) スレーブ/ペリフェラル

Reference Design LogoI2C(Inter-IC)バスは、簡易で低バンド幅、そして短距離用のプロトコルです。これは断続的にアクセスされるペリフェラル・デバイスがあるシステムでよく使用されます。これはボード上配線が最短となることが望まれるようなシステムの、一般的な通信ソリューションです。

本参照デザインはFPGAやCPLD内へのI2Cスレーブモジュールの実装です。I2C仕様に準拠し、デバイス・アドレシングやリード/ライト動作、およびアクノレッジ機構を備えます。本参照デザインにより、システム内のどのようなコンポーネントでも、直ちにI2C互換インターフェイスを加えることができます。FPGAやCPLDデバイスのプログラム性という特長は、I2Cスレーブデバイスをいかなる有効なスレーブアドレスにも構成できる柔軟性を提供します。これによりI2Cバス上で複数のスレーブデバイス相互がアドレス衝突することを避けられます。

Jump to

ブロック ダイアグラム

Alternate Text

パフォーマンスとサイズ

デバイス ファミリ デバイスをテスト* 性能 I/Oピン サイズ リビジョン
ispMACH® 4000ZE LC4128ZE-5 >15MHz 26 48 マクロセル 1.3
MachXO™ LCMXO256C-3T100C >15MHz 26 57 LUTs 1.3
LatticeECP3™ LFE3-17EA-6FTN256C >15MHz 26 69 LUTs 1.4
LatticeXP2™ LFXP2-5E-5M132C >15MHz 26 90 LUTs 1.4
Platform Manager™ LPTM10-12107-3FTG208CES >15MHz 26 57 LUTs 1.3

*これ以外のデバイスでも動作するかもしれません。

注: 上に示された性能とリソースサイズは見積りです。選択されたパラメータ、タイミング制約、およびデバイス・インプリメンテーションに依存して、実際の結果は異なるかもしれません。詳細に関してはデザインのドキュメントを参照してください。特に注記がない限り、すべてのコード記述と設計作業はPCプラットホームで行われました。