| 検証済みデバイス* |
FPGA
LUT |
CPLD
マクロセル |
CPLD
製品の利用規約 |
VMON |
I/O |
タイマー |
HVOUT |
改訂版 |
| LPTM10-12107 |
400 |
31 |
147 |
3 |
60 |
2 |
- |
1.0 |
パワーマネージャ2、II障害ロガ、MachXOのリファレンスデザインRD1060も参照してください。
* 他のデバイスでも動作する可能性があります。
注意：上記の性能と設計サイズは見積もりです。実際の結果は、選択されたパラメータ、タイミング制約、および実装デバイスによって異なる場合があります。詳細については、設計のドキュメントを参照してください。 他に明記のない限り、すべてのコーディングおよび設計作業はPCプラットフォーム上で行われました。