本33MHz 32ビットのPCIターゲット･リファレンス設計はラティスPLDの MACH®ファミリを使用に最適化しました。本PCIターゲットの設計は、PCIプロトコールをサポートしていないバック･エンド･デバイスをPCIバスと接続するのに利用されます。バック･エンド･インターフェースは、インターフェース･システムの必要条件を満たすために変更可能です。機能検証用に設計され自動化したテストベンチを用いることで、未経験者や経験豊富な設計者にも作業効率を上げます。本デザインはPCI2.2仕様に適合します。