FPD-Link トランスミッタ

ピクセルデータを FPD-Link に変換

高性能なディスプレイへの需要が高まるなか、インタフェース変換への需要も高まっています。標準的なインタフェース規格の 1 つにフラットパネル・ディスプレイリンク (FPD-Link) インタフェースがあります。低電圧差動信号 (LVDS) 規格は、民生機器、産業機器、医療機器及び車載機器の高速差動インタフェースに使用されています。LVDS インタフェースは低消費電力でシングルエンド信号より優れたシグナルインテグリティを提供します。チャネルリンク、FPD-Link、カメラリンクなどのアプリケーションは物理層に LVDS インタフェースを使用しています。

7:1 LVDS インタフェースは、複数のデータビットとクロックで構成されるソース・シンクロナスインタフェースの一般的な規格です。通常、7:1 LVDS インタフェースの 1 チャネルは、対応するデータの種類に応じて、5 レーンの LVDS ペア (1 クロック、4 データ) で構成されます。

OpenLDI / FPD-Link / LVDS トランスミッタ・インタフェース IP は ピクセルデータフォーマットのビデオデータを FPD-Link やその他の LVDS ディスプレイインタフェースへ変換します。

特長

  • Open LVDS ディスプレイインタフェース (OpenLDI) v0.95 仕様に準拠
  • OpenLDI の不平衡動作モードフォーマットでの伝送に対応
  • RGB888 及び RGB666 ビデオフォーマットに対応
  • デュアルチャネル・フラットパネル・ディスプレイリンク・プロトコル (7:1) の受信に対応
  • 1 チャネル 3 または 4 データレーンの LVDS に対応

Block Diagram

Resource Utilization

For Avant family
LAV-AT-500E-3LFG1156C
Configuration Clk Fmax (MHz) Slice Registers LUTs EBRs
Default 200 18 29 0
Number of TX Channels = 2, Others = Default 200 18 29 0
Data Type = RGB666, Others = Default 200 18 29 0
Number of TX Channels = 2, Data Type = RGB666, Others = Default 200 18 29 0

Note: Above shows the resource utilization of the OpenLDI/FPD-LINK/LVDS Transmitter Core for the LAV-AT-500E-3LFG1156C device using Lattice Synthesis Engine of the Lattice Radiant software. Default configuration is used and some attributes are changed from the default value to show the effect on the resource utilization.

For Nexus family (CrossLink-NX)
LIFCL-40-9BG400I
Configuration Clk Fmax (MHz) Slice Registers LUTs EBRs
Default 200 18 40 0
Number of TX Channels = 2, Others = Default 200 18 39 0
Data Type = RGB666, Others = Default 200 18 40 0
Number of TX Channels = 2, Data Type = RGB666, Others = Default 200 18 39 0

Notes: Above shows the resource utilization of the OpenLDI/FPD-LINK/LVDS Transmitter Core for the LIFCL-40-9BG400I device using Lattice Synthesis Engine of the Lattice Radiant software. Default configuration is used and some attributes are changed from the default value to show the effect on the resource utilization.

1. Fmax is generated when the FPGA design only contains OpenLDI/FPD-LINK/LVDS Transmitter Core and the target frequency is 135 MHz. These values may be reduced when user logic is added to the FPGA design.
2. The distributed RAM utilization is accounted for in the total LUT4s utilization. The actual LUT4 utilization is distribution among logic, distributed RAM, and ripple logic.

Ordering Information

  Part Number
Device Family Multi-site Perpetual Single Seat Annual
Avant-G FPD-TX-AVG-UT FPD-TX-AVG-US
Avant-X FPD-TX-AVX-UT FPD-TX-AVX-US
Avant-E FPD-TX-AVE-UT FPD-TX-AVE-US
MachXO5-NX FPD-TX-XO5-UT FPD-TX-XO5-US
CertusPro-NX FPD-TX-CPNX-UT FPD-TX-CPNX-US
Certus-NX FPD-TX-CTNX-UT FPD-TX-CTNX-US
CrossLink-NX FPD-TX-CNX-UT FPD-TX-CNX-US

To download a full evaluation version of this IP, go to the IP Server in Lattice Radiant. This IP core supports Lattice’s IP hardware evaluation capability, which makes it possible to generate the IP core and operate in hardware for a limited time (approximately four hours) without requiring an IP license.

To find out how to purchase the FPD-Link Transmitter IP core, please contact your local Lattice Sales Office.

Documentation

Quick Reference
TITLE NUMBER VERSION DATE FORMAT SIZE
Select All
OpenLDI/FPD-LINK/LVDS Transmitter Interface IP Core - Lattice Diamond Software
FPGA-IPUG-02022 1.2 12/16/2020 PDF 2.1 MB
OpenLDI/FPD-LINK/LVDS Transmitter Interface IP Core - Lattice Radiant Software
FPGA-IPUG-02117 1.2 1/8/2024 PDF 835.4 KB

*By clicking on the "Notify Me of Changes" button, you agree to receive notifications on changes to the document(s) you selected.

CrossLinkのデザインリソース

開発キット&ボード

当社の開発キットとボードで設計プロセスの合理化

IP&リファレンスデザイン

プレテスト、再利用可能な機能を利用して設計の労力を軽減

アプリケーションノート

当社のFPGA、開発ボードのラインナップを最大活用する方法

ソフトウェア


使いやすい設計フローの完全版