DDR SDRAMコントローラ　-　非パイプライン型


Newsletter Subscription

本バージョンのDDR SDRAMコントローラは、非パイプライン型で、パイプライン化されたバージョンよりかなり小規模です。DDR(Double Data Rate)SDRAMは、75MHz超のバススピードで走るSDRAMメモリの代替品として紹介されます。DDR SDRAMは通常のSDRAMの機能と似ていますが、バースト･モード･データ伝送を備え、クロック信号両エッジでデータを伝送することで、メモリのバンド幅が2倍になります。

DDR SDRAMコントローラは設計上のデータ幅の変更、バースト伝送レートとCASレイテンシーの設定の柔軟性をユーザに提供するパラメータ化されたコアです。さらにDDRコアは"全バンク・アクティブ"と各バンクの"列アクティブ"のデータベースを保持するインテリジェント･バンク･マネジメントをサポートします。この情報でDDR SDRAMコントローラは、アクティブもしくはプリチャージ命令が必要か否かを決定します。これはDDR SDRAMに対して発せられるリード/ライト命令のレイテンシーを効果的に削減します。

特長

  • 133MHz(266DDR)以上の性能
  • JEDEC標準DDR SDRAMとのインターフェース
  • 16, 32及び64ビットのDDR SDRAMデータ幅をサポート
  • 最大8つの外付けメモリ･バンクをサポート
  • プログラム可能なバースト長：2, 4, 8
  • 1.5, 2.0, 2.5もしくは3.0のプログラム可能なCASレイテンシー
  • 電源ダウンとセルフ･リフレッシュ･モードをサポート
  • 自動初期化
  • ノーマル及び電源ダウンモード時の自動リフレッシュ
  • プログラム可能なレジスタとして実装されたタイミングと設定パラメータ
  • 完全同期設計

Jump to

ブロック ダイアグラム

DDR SDRAM Controller - Non-Pipelined Block Diagram

パフォーマンスとサイズ

ORCA41の性能と利用リソース1
パラメータ･ファイル コア構成 ORCA4
PFUs2		 LUTs レジスタ数 Dist.
RAM3		 fMAX
(MHz)		 外付けピン sysMEM™
EBRs
ddrct_np_o4_1_008.lpc Generic User I/F
(non-pipelined)		 283 703 1044 3 133 239 N/A

1 OR4E023BM416-DBをラティスのispLEVER®v.3.1ソフトウェアで使用したときの性能と利用リソースです。このIPコアをORCAファミリ内の異なる集積度、パッケージ、スピードもしくはグレードを使用した場合、性能は多少違ってきます。
2 PFUはラティスデバイスの標準ロジックブロックです。詳細はデバイスのデータシートをご覧ください 3 Dist. RAM = distributed memory.

LatticeECP/ECの性能と利用リソース1
パラメータ･ファイル SLICEs LUTs レジスタ数 I/Os sysMEMTM EBRs fMAX (MHz)
ddrct_np_e2_3_005.lpc 918 805 1369 229 0 200 MHz (400 DDR)

1 LFEC20E-5F672CをラティスのispLEVER®v.5.0ソフトウェアで使用したときの性能と利用リソースです。このIPコアをLatticeECP/ECファミリ内の異なる集積度、パッケージ、スピードもしくはグレードを使用した場合、性能は多少違ってきます。

LatticeXPの性能と利用リソース1
パラメータ･ファイル SLICEs LUTs レジスタ数 I/Os sysMEMTM EBRs fMAX (MHz)
ddrct_np_xm_3_005.lpc 857 807 1237 229 0 166 MHz (333 DDR)

1 LFXP10E-5F388CをラティスのispLEVER®v.5.0ソフトウェアで使用したときの性能と利用リソースです。このIPコアをLatticeXPファミリ内の異なる集積度、パッケージ、スピードもしくはグレードを使用した場合、性能は多少違ってきます。

発注情報

  • Orca 4 のパーツ ナンバー: DDRCT-NP-O4-N1
  • LatticeECP/EC のパーツ ナンバー: DDRCT-NP-E2-N3
  • LatticeXP のパーツ ナンバー: DDRCT-NP-XM-N3

IP コアを購入する方法を見つけるためにローカル格子営業所までご連絡ください。

ドキュメント

Quick Reference
Information Resources
Downloads
TITLE NUMBER VERSION DATE FORMAT SIZE
Select All
Board Timing Guidelines for the DDR SDRAM Controller IP Core
TN1071 1.1 9/6/2012 PDF 945.5 KB
TITLE NUMBER VERSION DATE FORMAT SIZE
Select All
Board Timing Guidelines for the DDR SDRAM Controller IP Core
TN1071 1.1 9/6/2012 PDF 945.5 KB
TITLE NUMBER VERSION DATE FORMAT SIZE
Select All
DDR SDRAM Controller - Non-Pipelined User Guide
12/1/2004 PDF 971.8 KB
TITLE NUMBER VERSION DATE FORMAT SIZE
Select All
IP Module Evaluation Tutorial
8/1/2004 PDF 216.1 KB
TITLE NUMBER VERSION DATE FORMAT SIZE
Select All
Evaluation Package for DDR SDRAM Controller - Non-Pipelined for ORCA 4
2/1/2004 ZIP 1.1 MB
Evaluation Package for DDR SDRAM Controller - Non-Pipelined for LatticeECP/EC
8/1/2005 ZIP 580.1 KB
Evaluation Package for DDR SDRAM Controller - Non-Pipelined for LatticeXP
5/1/2005 ZIP 650.6 KB

*By clicking on the "Notify Me of Changes" button, you agree to receive notifications on changes to the document(s) you selected.

会社情報

購入する

サポート

FOLLOW