クレストファクタ低減（CFR）は第3世代（3G）符号分割多元接続（CDMA）やロング・ターム・エボリューション（LED）無線アプリケーションなどで使われる広帯域デジタル信号のピーク対平均値化を減少させます。
ラティスのピークキャンセルクレストファクタ低減（PC-CER）IPコアは、HetNetアプリケーション向けに最適化されたIPコアのデジタルフロントエンド（DFE）スイートの一部です。このコアは高度にプログラム可能で、希望のリソースと性能のトレードオフを達成するようカスタマイズができます。このコアはECP3 FPGAファミリの使用に最適化されており、LTE信号向けに最大4dBのPAR低減を可能にします。