开发更聪明、更小的智能设备
将万物连接起来
实现智能的自动化应用
实现技术创新,推动行业标准发展
FPGA、CPLD以及系统管理应用器件,专为低功耗和小尺寸优化
业界尺寸最小的FPGA
通用的视频桥接FPGA
桥接&扩展 FPGA
电源&温度管理
互连&加速
这里有完成设计所需的全部资源
便于使用的完整设计工具
HDMI、MHL和superMHL器件,增强您的高清设备
帮助您选择合适的产品
我们竭诚为您提供全方位支持
选择您需要的软件和IP许可证
参考相关材料为您解答疑问
借助外部资源快速完成设计
浏览我们的旧产品
直销办事处/代理和经销商合作伙伴
在线购买莱迪思的产品
购买停产的莱迪思产品
公司介绍
为投资者和分析师提供的信息
有关莱迪思的新鲜事
莱迪思适合你吗?
波峰因子减少(CFR)选择性地降低宽带数字信号的峰均比(PAR),用于例如3G码分多址(CDMA)或长期演进(LTE)无线应用。
莱迪思的峰值对消波峰因子减少(PC-CFR)IP核包含在专为HetNet应用而优化的 数字前端(DFE)IP套件中。该IP核高度可编程并且可以进行定制,以达到所需的资源与性能比。IP核专为用于ECP3 FPGA系列而优化,实现了LTE信号的PAR值降低多达4dB。
欲了解更多有关CFR IP的信息,请点击下面的“START HERE”按钮。
1. Performance and utilization data are generated targeting a LFE5UM-85F-8MG756C device using Lattice Diamond 3.2 and Synplify Pro I- 2013.09L software. Performance may vary when using a different software version or targeting a different device density or speed grade within the ECP5 family.
1. Performance and utilization data are generated targeting a LFE3-70EA-9FN672C device using Lattice Diamond 3.2 and Synplify Pro I- 2013.09L software. Performance may vary when using a different software version or targeting a different device density or speed grade within the LatticeECP3 family.