IP ExpressSPI4 IPコアは、ユーザがラティスFPGAにOIF準拠のSPI4.2.1コアを具現化できます。SPI4 IPコアは3 - 12.8Gbpsのアグリゲーション処理能力を持つ最大256のデータ・チャンネルをサポートし、OC192フレーマ、マッパやファブリックとネットワーク・プロセッサの接続や、ギガビットや10ギガビット・イーサネットMACとの接続に使用できます。このユーザ・ガイドは、SPI4コアの機能と、10Gbps POS、イーサネット及びATMアプリケーションでの物理及びリンク層デバイスにどのように接続できるかを説明します。

Features

  • The Soft SPI4 IP core is fully compliant with the OIF System Packet Interface Level 4 Phase 2 Revision 1 (SPI4.2.1) interface standard
  • Supported through Diamond or ispLEVER IPexpress™ tool for easy user configuration and parameterization
  • Supports up to 256 independent channels
  • 400 to 500MHz DDR Dynamic mode operation in LatticeSC and LatticeSCM devices
  • 156 to 350MHz DDR Static timing mode operations for LatticeECP3 devices. Supports non-standard “SPI4 Lite” line rates.
  • Supports both 64b and 128b internal architectures for optimization of either speed or size
  • Requires only ~2000 slices (64b mode) for a full 256-channel Static mode core
  • Supports full bandwidth utilization of the SPI4 line in both directions - requires no idle cycles in the receive direction or insertion of idles in the transmit direction between bursts (as long as there is data available)
  • Parity error checking/generation on all receive and transmit control and data words (DIP4) and status (DIP2) interfaces
  • Parity error force capabilities on data (independent controls: control word and data) and status interfaces
  • Various run-time user controls
    • Force idles (transmitter)
    • Enable/disable packing (transmitter)
    • Training pattern (CAL_M, MAX_T)
  • Complete run-time programmability of all internal FIFO thresholds for efficient management of SPI4 line in terms of Lmax and packing
  • Provides a direct interface to primary device I/O at the SPI4 interface and an internal FIFO interface to user logic
  • Supports minimum transmit burst sizes in increments of 16 bytes from 16 bytes up to 1008 bytes for optimized network processor applications
  • Support for packet sizes down to 4 bytes in length
  • Fully configurable 512-location calendar RAM for Rx and Tx directions and associated 256-location status RAMs
  • Two independently configurable methods of status reporting in the receive and transmit directions - RAM addressable and Transparent
  • Rising or falling edge selectable Status Channel I/O independently configurable in the receive and transmit directions

The SPI4 is a user-configurable IP core, which allows the configuration of the IP and generation of a netlist and simulation file for use in designs. Please note that generating a bitstream may be prevented or the bitstream may have time logic present unless a license for the IP is purchased.

Jump to

Block Diagram

パフォーマンスとサイズ

LatticeECP31
構成 SLICEs LUTs REGs I/Os EBRs ライン ・ レート(MHz)
バス幅 ステータスモード
64 Transparent 2324 2600 3206 80 12 312
128 RAM 3967 4327 5185 80 18 350

1. パフォーマンスと使用率データと LFE3-70EA-8FN672CES デバイスを使って生成されるラティスDiamond 1.0とSynplify プロ D-2009.12 L 1 ソフトウェア。パフォーマンスが異なる場合があります別のソフトウェア バージョンを使用してまたは LatticeECP3 家族の内で別のデバイス密度や速度のグレードをターゲットします。

LatticeSC/M1
Configuration SLICEs LUTs REGs I/Os EBRs ライン ・ レート(MHz)
バス幅 ステータスモード
64 Transparent 2405 5126 3001 80 12 400
128 RAM 4015 5126 4840 80 18 400

1. パフォーマンスと使用率データと LFSC3GA25E-6FF1020C デバイスを使って生成されるラティスDiamond 1.0とSynplify プロ D-2009.12 L 1 ソフトウェア。パフォーマンスが異なる場合があります別のソフトウェア バージョンを使用してまたは LatticeSC/SCM 家族の内で別のデバイス密度や速度のグレードをターゲットします。

発注情報

家族 パートナンバー
LatticeECP3 SPI-42-E3-U3
LatticeSC/M SPI-42-SC-U3

IP バージョン: 2.8.

このIPの完全評価バージョンをダウンロードするには、IPエクスプレスのメイン・ウィンドウにあるラティスIPサーバへ行ってください。ダウンロードできる全てのラティス IPモジュールは、このタブ上でご覧になれます。

IP コアを購入する方法を見つけるためにローカル格子営業所までご連絡ください。

ドキュメント

Quick Reference
Information Resources
TITLE NUMBER VERSION DATE FORMAT SIZE
Select All
Soft SPI4 IP Core User's Guide
IPUG59 01.7 9/16/2010 PDF 1.8 MB
TITLE NUMBER VERSION DATE FORMAT SIZE
Select All
IPexpress Quick Start Guide
8/5/2010 PDF 304.8 KB

*By clicking on the "Notify Me of Changes" button, you agree to receive notifications on changes to the document(s) you selected.