SPI4.2

• ソフト SPI4 IP コアは OIF システム パケット インターフェイス レベル 4 相 2 リビジョン 1 (SPI4.2.1) インタ フェース規格に完全準拠
• Diamond または ispLEVER を介して IPexpress ™ ツール簡単なユーザーの構成およびサポートされているパラメーター化
• 最大 256 の独立したチャネルをサポートしています
• LatticeSC と LatticeSCM デバイスの 400 に 500 MHz DDR ダイナミック モード操作
• LatticeECP3 デバイス 156 〜 350 MHz DDR 静的タイミング モード操作。非標準の「SPI4 ライト」ライン速度をサポートします。
• 速度またはサイズの最適化のための 64 b と 128b 内部アーキテクチャの両方をサポートしています
• 2000 〜 のみ必要がありますフル 256 チャネルの静的モード コアのスライス (64 b モード)
• -両方の方向で SPI4 ラインのフル帯域幅をサポートを必要としない受信方向のアイドル サイクルまたはの挿入のアイドル バースト間伝送方向 (限り、データは利用可能です)
• パリティ エラー チェック/生成すべての送受信制御およびデータ ・ ワード （DIP4) および状態 (DIP2) インターフェイス
• パリティ エラーを強制的にデータに機能 (独立したコントロール: word とデータを制御) および状態のインターフェイス
• さまざまな実行時のユーザー コントロール
  • 力のアイドル (送信機)
  • パッキング (送信機) を有効にする/無効にします。
  • トレーニング ・ パターン (CAL_M, MAX_T)
• Lmax と包装の面で SPI4 ラインの効率的な管理のためのすべての内部 FIFO しきい値の完全なランタイム プログラミング
• ユーザ ・ ロジックをプライマリ デバイス I/O SPI4 インターフェイスで内部 FIFO インタ フェースへの直接のインターフェイスを提供します
• 最小送信バースト サイズ 16 バイトから 16 バイトの単位での最大 1008 バイトをサポートするネットワーク プロセッサ アプリケーションに最適化されました。
• 4 バイト長までパケット サイズのサポート
• 完全に構成可能な 512 場所カレンダー RAM Rx および Tx の方向と関連する 256 場所ステータス ラムズ
• ステータス レポートの受信の 2 つの設定可能な方法と方向を送信 - RAM のアドレス指定可能な透明な
• 立ち上がりまたは立ち下がりエッジの選択可能なステータス チャネル I/O 受信で設定可能な送受信の方向

SPI4.2はユーザが構成可能なIPコアで、ユーザの設計用途にIPの構成とネットリスト及びシミュレーション・ファイルの生成をユーザが行えます。ビットストリームの生成は抑制されるか、もしくはIPのライセンスを購入された場合を除き、ビットストリームは時間制限が掛かっていますのでご注意ください。

IP バージョン: 2.8.

このIPの完全評価バージョンをダウンロードするには、IPエクスプレスのメイン・ウィンドウにあるラティスIPサーバへ行ってください。ダウンロードできる全てのラティス IPモジュールは、このタブ上でご覧になれます。

IP コアを購入する方法を見つけるためにローカル格子営業所までご連絡ください。