IP ExpressSPI4 IPコアは、ユーザがラティスFPGAにOIF準拠のSPI4.2.1コアを具現化できます。SPI4 IPコアは3 - 12.8Gbpsのアグリゲーション処理能力を持つ最大256のデータ・チャンネルをサポートし、OC192フレーマ、マッパやファブリックとネットワーク・プロセッサの接続や、ギガビットや10ギガビット・イーサネットMACとの接続に使用できます。このユーザ・ガイドは、SPI4コアの機能と、10Gbps POS、イーサネット及びATMアプリケーションでの物理及びリンク層デバイスにどのように接続できるかを説明します。

特長

  • ソフト SPI4 IP コアは OIF システム パケット インターフェイス レベル 4 相 2 リビジョン 1 (SPI4.2.1) インタ フェース規格に完全準拠
  • Diamond または ispLEVER を介して IPexpress ™ ツール簡単なユーザーの構成およびサポートされているパラメーター化
  • 最大 256 の独立したチャネルをサポートしています
  • LatticeSC と LatticeSCM デバイスの 400 に 500 MHz DDR ダイナミック モード操作
  • LatticeECP3 デバイス 156 〜 350 MHz DDR 静的タイミング モード操作。非標準の「SPI4 ライト」ライン速度をサポートします。
  • 速度またはサイズの最適化のための 64 b と 128b 内部アーキテクチャの両方をサポートしています
  • 2000 〜 のみ必要がありますフル 256 チャネルの静的モード コアのスライス (64 b モード)
  • -両方の方向で SPI4 ラインのフル帯域幅をサポートを必要としない受信方向のアイドル サイクルまたはの挿入のアイドル バースト間伝送方向 (限り、データは利用可能です)
  • パリティ エラー チェック/生成すべての送受信制御およびデータ ・ ワード (DIP4) および状態 (DIP2) インターフェイス
  • パリティ エラーを強制的にデータに機能 (独立したコントロール: word とデータを制御) および状態のインターフェイス
  • さまざまな実行時のユーザー コントロール
    • 力のアイドル (送信機)
    • パッキング (送信機) を有効にする/無効にします。
    • トレーニング ・ パターン (CAL_M, MAX_T)
  • Lmax と包装の面で SPI4 ラインの効率的な管理のためのすべての内部 FIFO しきい値の完全なランタイム プログラミング
  • ユーザ ・ ロジックをプライマリ デバイス I/O SPI4 インターフェイスで内部 FIFO インタ フェースへの直接のインターフェイスを提供します
  • 最小送信バースト サイズ 16 バイトから 16 バイトの単位での最大 1008 バイトをサポートするネットワーク プロセッサ アプリケーションに最適化されました。
  • 4 バイト長までパケット サイズのサポート
  • 完全に構成可能な 512 場所カレンダー RAM Rx および Tx の方向と関連する 256 場所ステータス ラムズ
  • ステータス レポートの受信の 2 つの設定可能な方法と方向を送信 - RAM のアドレス指定可能な透明な
  • 立ち上がりまたは立ち下がりエッジの選択可能なステータス チャネル I/O 受信で設定可能な送受信の方向

SPI4.2はユーザが構成可能なIPコアで、ユーザの設計用途にIPの構成とネットリスト及びシミュレーション・ファイルの生成をユーザが行えます。ビットストリームの生成は抑制されるか、もしくはIPのライセンスを購入された場合を除き、ビットストリームは時間制限が掛かっていますのでご注意ください。

Jump to

ブロック ダイアグラム

パフォーマンスとサイズ

LatticeECP31
構成 SLICEs LUTs REGs I/Os EBRs ライン ・ レート(MHz)
バス幅 ステータスモード
64 Transparent 2324 2600 3206 80 12 312
128 RAM 3967 4327 5185 80 18 350

1. パフォーマンスと使用率データと LFE3-70EA-8FN672CES デバイスを使って生成されるラティスDiamond 1.0とSynplify プロ D-2009.12 L 1 ソフトウェア。パフォーマンスが異なる場合があります別のソフトウェア バージョンを使用してまたは LatticeECP3 家族の内で別のデバイス密度や速度のグレードをターゲットします。

LatticeSC/M1
Configuration SLICEs LUTs REGs I/Os EBRs ライン ・ レート(MHz)
バス幅 ステータスモード
64 Transparent 2405 5126 3001 80 12 400
128 RAM 4015 5126 4840 80 18 400

1. パフォーマンスと使用率データと LFSC3GA25E-6FF1020C デバイスを使って生成されるラティスDiamond 1.0とSynplify プロ D-2009.12 L 1 ソフトウェア。パフォーマンスが異なる場合があります別のソフトウェア バージョンを使用してまたは LatticeSC/SCM 家族の内で別のデバイス密度や速度のグレードをターゲットします。

発注情報

家族 パートナンバー
LatticeECP3 SPI-42-E3-U3
LatticeSC/M SPI-42-SC-U3

IP バージョン: 2.8.

このIPの完全評価バージョンをダウンロードするには、IPエクスプレスのメイン・ウィンドウにあるラティスIPサーバへ行ってください。ダウンロードできる全てのラティス IPモジュールは、このタブ上でご覧になれます。

IP コアを購入する方法を見つけるためにローカル格子営業所までご連絡ください。

ドキュメント

Quick Reference
Information Resources
TITLE NUMBER VERSION DATE FORMAT SIZE
Soft SPI4 IP Core User's Guide
IPUG59 01.7 9/16/2010 PDF 1.8 MB
TITLE NUMBER VERSION DATE FORMAT SIZE
IPexpress Quick Start Guide
8/5/2010 PDF 304.8 KB

*By clicking on the "Notify Me of Changes" button, you agree to receive notifications on changes to the document(s) you selected.

Like most websites, we use cookies and similar technologies to enhance your user experience. We also allow third parties to place cookies on our website. By continuing to use this website you consent to the use of cookies as described in our Cookie Policy.