EP201: PowerPC バス マスター

PowerPCバスマスターはPowerPCホスト・バス用に設計されたバスインターフェイス・ユニットです。これを使用すると、ユーザは非常に単純なユーザインターフェイスを通して直接PowerPC CPUバス上でデータ転送を開始できます。

PowerPC バスマスターはあらゆる転送を始める前にPowerPCアドレスバスの仲裁をします。個別のアドレスとデータバス保持を操作するので、データバスはアドレスバスと個別に仲裁されます。バスマスターは、CPUによるアドレス再試行あるいはCPUバス上の他のソースを操作します。アドレス再試行では、エラーが生じなければ自動的に再度データ転送を始めます。

シングル・ビート、バースト・データ及び拡張MPC8260データ・トランスファをサポートします。異なるデータサイズとトランスファ・タイプは、内部バックエンド・バスを通して許可、指示されます。2つのユーザインターフェイスポートがバスマスターに備わっています。これによって単一のバスマスターを通して2つの異なるデバイスがPowerPCにアクセスできます。バスマスターには2つの要求ポート間を仲裁する仲裁ロジックがあります。

Features

  • Fully supports PowerPC™ 60x bus protocol, include PowerPC 603, 604, 740, 750 and 8260.
  • Automatic bus arbitration for address bus and data bus based on internal bus request.
  • Separate address bus and data bus tenure with individual grant signals.
  • Supports address bus retry and data transfer error.
  • Qualified address bus grant and data bus grant through the use of bus busy signals.
  • User specified burst data transfer and single beat data transfer.
  • Supports two back-end user request ports with built-in arbitration.
  • Efficient back-end bus for internal data transfer.
  • Supports bus parking.
  • Designed for ASIC or programmable logic device implementations in various system environments.
  • Fully static design with edge triggered flip-flops.
  • Optimized for ispXPGA product family.

Jump to

Block Diagram

パフォーマンスとサイズ

以下に典型的な性能と利用結果を示します。

デバイス 利用 性能
PFUs スライス LUTs パーセント
LFX1200B 133 4% 94Mhz
LFFC20 527 4% 115Mhz
LFXP10 431 8% 115Mhz
LFXP2-17E 298 4% 143Mhz

Ordering Information

This IP core is supported and sold by Eureka Technology, contact Eureka Technology at info@eurekatech.com or visit their website at www.eurekatech.com for more information.

ドキュメント

Quick Reference
TITLE NUMBER VERSION DATE FORMAT SIZE
Select All
PowerPC Bus Master Datasheet
EP201 6/22/2007 PDF 91.6 KB

*By clicking on the "Notify Me of Changes" button, you agree to receive notifications on changes to the document(s) you selected.