PCI/WISHBONE桥接

Reference Design Logo该参考设计提供了莱迪思PCI目标器件32位/33MHz参考设计和一个WISHBONE从器件之间的接口,从而可以同时使用这两种规范。它提供了多个IP与一个通用PCI接口之间的桥接功能。

立即跳转到

框图

Alternate Text

性能和大小

经测试的器件* 性能 I/O引脚 设计大小 版本
LCMXO2280C-3FT324C PCI时钟:33MHz
WISHBONE时钟:>80MHz
146 422 LUTs, 2 EBRs 1.3
LFE3-70E-8FN484C PCI时钟:33MHz
WISHBONE时钟:>80MHz
146 627 LUTs, 2 EBRs 1.3
LFXP2-5E-5FT256C PCI时钟:33MHz
WISHBONE时钟:>80MHz
146 628 LUTs, 2 EBRs 1.3

* 可能可以在其他器件中工作。

注:以上所示的性能和设计规模仅是估计值。实际结果可能取决于所选择的参数、时序约束和所用的器件。若要了解更详细的情况,请查阅设计文件。除非另有说明,所有的代码和设计工作都是在PC平台上完成的。

文档

技术资源
标题 编号 版本 日期 格式 文件大小
选择全部
PCI/WISHBONE Bridge - Source Code
RD1045 1.3 4/10/2011 ZIP 4.5 MB
PCI/WISHBONE Bridge
FPGA-RD-02135 1.4 2/5/2021 PDF 1.2 MB