简单的Σ-Δ ADC

使用FPGA实现模数转换器

Reference Design Logo简单sigma - delta模数转换器参考设计目标是在莱迪思的CPLD或FPGA中实现模数转换器。该参考设计支持使用外部的模拟比较器,或选择一个片上的LVDS缓冲器,它具有差分LVDS输入。实现这一参考设计可以取代专用和昂贵的模拟至数字电路(ADC),电源监控器,和/或传感器。

可以用少的逻辑资源实现这个设计,并且具有足够的灵活性来满足各种应用。对于监测各种传感器和系统电源幅度,简单的Σ-Δ ADC是一个最佳的选择。

立即跳转到

框图

性能和大小

经测试的器件 性能 I/O引脚 设计大小 版本
ICE40UP5K-SG48I >75 MHz 13+1(VREF) 99 LUTs 1.0
LCMXO2-1200HC-6MG132CES >150 MHz 13+1(VREF) 62 LUTs 1.3
LCMXO2280C-5FT256C >150 MHz 13+1(VREF) 51 LUTs 1.3
LFXP2-5E-5FT256C >150 MHz 13+1(VREF) 66 LUTs 1.3

*可能可以在其它器件中正常工作。

注: 以上所示的性能和设计尺寸只是估计。实际结果可能取决于所选择的参数,时序约束和实现的器件。对于更详细的内容,请查阅设计文件。除非另有说明,所有的代码和设计工作都是在PC平台上完成的。

文档

技术资源
标题 编号 版本 日期 格式 文件大小
Simple Sigma-Delta ADC - Source Code
1.5 9/26/2018 ZIP 1.5 MB
Simple Sigma-Delta ADC, Documentation
FPGA-RD-02047 1.5 9/26/2018 PDF 1.1 MB
Like most websites, we use cookies and similar technologies to enhance your user experience. We also allow third parties to place cookies on our website. By continuing to use this website you consent to the use of cookies as described in our Cookie Policy.