ispClock5400D 評価ボード

ispClock5400D評価ボードには、設計者がispClock5406Dインシステム差動クロック分配デバイスを、素早く設定および評価するために必要なものが全て、組み立て済みの回路基板上に用意されています。この評価ボードは、スタンドアロンで使用して5400Dデバイスの性能とインシステム・プログラマビリティを確認することも、LatticeECP3 FPGA評価ボードのコンパニオン・ボードおよびクロック源として使用することもできます。

この4層ボードは、48ピンQFNSパッケージ、ユーザI/OおよびJTAGプログラミング・ケーブルコネクタ用ヘッダをサポートしています。選択した高速I/O信号に対する信号完全性の高いアクセスを提供する、SMAコネクタが取り付けられています。JTAGプログラミング信号は、評価ボードとPCとの間に接続されたispDOWNLOAD® プログラミングケーブルを使用して生成できます。ispPAC-CLK5406Dのユーザプログラム可能な全機能は、ラティスセミコンダクターの PAC-Designer® ソフトウェアを使用して簡単に設定できます。

Jump to

キット内容

  • ispClock5406D 評価ボード
  • ispDOWNLOAD ケーブル (HW-USBN-2A)
  • ユニバーサル AC アダプタ
  • QuickSTART ガイド

ボード写真

上面ビュー

画像をクリックすると拡大

発注情報

ドキュメント

Quick Reference
Downloads
TITLE NUMBER VERSION DATE FORMAT SIZE
Programming Cable User Guide
Describes the features and recommended usage guidelines of Lattice ispDOWNLOAD Cables.
FPGA-UG-02042 26.4 5/29/2020 PDF 1.4 MB
ispClock5400D Evaluation Board, QuickSTART
QS004 01.0 12/14/2009 PDF 1.6 MB
ispClock5400D Evaluation Board, User Guide
EB50 01.2 7/8/2010 PDF 2.3 MB
TITLE NUMBER VERSION DATE FORMAT SIZE
ispClock5400D Evaluation Board, Demo Source
1.0 12/14/2009 ZIP 0.7 KB
ispClock5400D Evaluation Board, Capture DSN
1.0 12/14/2009 ZIP 87.2 KB
ispClock5400D Evaluation Board, Gerber Artwork
1.0 12/14/2009 ZIP 357.8 KB

*By clicking on the "Notify Me of Changes" button, you agree to receive notifications on changes to the document(s) you selected.

Support

Technical Support

Need Help? We're Here to Assist You

Quality & Reliability

Reference Material to Help Answer Your Questions

Like most websites, we use cookies and similar technologies to enhance your user experience. We also allow third parties to place cookies on our website. By continuing to use this website you consent to the use of cookies as described in our Cookie Policy.