Tri-Speed イーサネット・メディアアクセス・コントローラ

設定変更可能な イーサネットコントローラ

IP ExpressTSMAC (Tri-Speed Ethernet Media Access Controller) コアはギガビット・モード (1000Mbps データレート) 、または高速イーサネット・モード (10/100 Mbps データレート)で動作します。ギガビット・モードまたは高速イーサネット・モードの選択は内部レジスタ・ビットで設定します。

Tri-Speed イーサネット MAC はホストプロセッサとイーサネットネットワーク間でデータの送受信をします。イーサネットMACの主要機能は、イーサネット上でのデータフレームを転送時にIEEE 802.3規格に定義されたメディアアクセス・ルールに準拠します。逆に受信時は、イーサネットMACがフレーム内の異なる情報を抽出しFIFOインターフェイスを介し上位レイヤへ転送します。

G/MIIインターフェースが受信するデータはRxMAC (Receive MAC)で処理されるに十分なデータ量をバッファに格納します。有効なフレームの開始を決定するため受信フレームからプリアンブルとSFD (Start of Frame Delimiter) の情報を抽出します。RxMAC は受信パケットのアドレスをチェックし、フレームを FIFO へ転送する前に受信可能かどうかを確認します。有効なフレームだけが FIFO へ転送されます。この機能は次の 2 つの利点があります。フレーム転送時にシステムはFCS (Frame Check Sequence) を再計算する必要はなく、受信 MAC は比較的シンプルです。Tri-Speed MAC はエラーフリーのフレームを受信したかどうか CRC を常に計算します。

送信側では、Tx MAC は物理媒体へのアクセスを制御します。Tx MACは外付け Tx クライアント FIFO からデータを読んで、イーサネット・パケットにこのデータをフォーマットして、G/MIIモジュールに送ります。パケットが利用できることをクライアントが示すとき、Tx MAC は Tx クライアント FIFO からデータを読み、そして Tx MAC は適切なステートにあります。Tx MAC はデータの先頭にプリアンブルと Start-of-Frame Delimiter 情報、データの終わりに FCS を追加します。半二重オペレーションでは、Tx MAC は外付け FIFO から内部バッファに最初の 64 バイトデータを格納し、衝突時のデータ再送に備えます。SGMII Easy Connect コンフィグレーション・オプションは、ラティスのギガビット・イーサネット PCS IP コアにシームレスに接続するためにピンとロジックを加えます。

機能

  • IEEE802.3z 規格に準拠
  • 汎用 8 ビット・ホストインタフェース
  • 8 ビット幅内部データパス
  • 汎用送受信 FIFO インタフェース
  • 1G モードで全二重通信
  • 10/100 モードで全/半二重通信
  • 統計ベクターの送受信
  • プログラマブル IPG (Inter-Packet Gap)
  • マルチキャスト・アドレス・フィルタリング
  • 選択可能な MAC 動作オプション
    • クラッシック Tri-Speed MAC with G/MII
    • ギガビット MAC with G/MII
    • SGMII Easy Connect MAC with GMII、このオプションは LatticeECP3、LatticeECP2/M、LatticeSC/M で利用可能
  • サポート
    • PAUSE フレームを使った全二重制御
    • VLAN タグ付きフレーム
    • 衝突時の自動再送
    • ショートフレームの自動パディング
    • マルチキャストとブロードキャストフレーム
    • FCS 送信・受信オプション
    • MII 管理インタフェースモジュールオプション
    • 最大 9600 バイトまでのジャンボフレーム

Tri-Speed イーサネット MAC は、ユーザが設定変更可能な IP コアです。IP の構成と、デザインで使用するネットリストとシミュレーション用ファイルの生成します。IP ライセンスをご購入いただかないと、FPGA プログラム用ビットストリームにはタイムアウトロジックが挿入されます。

各資料へのリンク

ブロック図

パフォーマンスとサイズ

ECP5 (LFE5U)1
コンフィグレーション スライス LUT レジスタ EBR 外部端子 fMAX (MHz)
MIIMモジュール 動作モード2
なし Classic 1245 1694 1193 2 25 125
なし Gigabit 1080 1430 1061 1 22 125
なし SGMII 1249 1696 1173 2 4 125
あり Classic 1408 1849 1345 2 27 125
あり Gigabit 1263 1582 1213 1 24 125
あり SGMII 1423 1857 1325 2 6 125

1. パフォーマンスと内部リソースの使用率は、Diamond 3.2 と Synplify Pro for Lattice I-2013.09L-SP1-1 開発ソフトウェアで LFE5U-85F-8BG756C をターゲットに算出しました。パフォーマンスは開発ソフトウェアのバージョンやターゲットにする ECP5 ファミリのデバイスサイズやスピードグレードによって異なります。

2. SGMII Easy Connect オプションは SERDES I/O のあるデバイスファミリで利用できます。

ECP5 (LFE5UM)1
コンフィグレーション スライス LUT レジスタ EBRs 外部端子 fMAX (MHz)
MIIMモジュール 動作モード2
なし Classic 1245 1694 1193 2 25 125
なし Gigabit 1080 1430 1061 1 22 125
なし SGMII 1249 1696 1173 2 4 125
あり Classic 1408 1849 1345 2 27 125
あり Gigabit 1263 1582 1213 1 24 125
あり SGMII 1423 1857 1325 2 6 125

1. パフォーマンスと内部リソースの使用率は、Diamond 3.2 と Synplify Pro for Lattice I-2013.09L-SP1-1 開発ソフトウェアで LFE5UM-85F-8BG756C をターゲットに算出しました。パフォーマンスは開発ソフトウェアのバージョンやターゲットにする ECP5 ファミリのデバイスサイズやスピードグレードによって異なります。

2. SGMII Easy Connect オプションは SERDES I/O のあるデバイスファミリで利用できます。

LatticeECP31
コンフィグレーション スライス LUT レジスタ EBR 外部端子 fMAX (MHz)
MIIMモジュール 動作モード2
なし Classic 1232 1721 1193 2 25 125
なし Gigabit 1037 1427 1061 1 22 125
なし SGMII 1227 1718 1173 2 4 125
あり Classic 1355 1872 1345 2 27 125
あり Gigabit 1186 1596 1213 1 24 125
あり SGMII 1371 1881 1325 2 6 125

1. パフォーマンスと内部リソースの使用率は、Diamond 1.0 と Synplify Pro D-2009/12 L 1 開発ソフトウェアで LFE3-95EA-8FN484C をターゲットに算出しました。パフォーマンスは開発ソフトウェアのバージョンやターゲットにする LatticeECP3 ファミリのデバイスサイズやスピードグレードによって異なります。

2. SGMII Easy Connect オプションは SERDES I/O のあるデバイスファミリで利用できます。

LatticeXP21
コンフィグレーション スライス LUT レジスタ EBR 外部端子 fMAX (MHz)
MIIMモジュール 動作モード2
なし Classic 1337 1855 1197 2 25 125
なし GbE 1086 1450 1061 1 22 125
あり Classic 1494 3031 1352 2 27 125
あり GbE 1243 1620 1213 1 24 125

1. パフォーマンスと内部リソースの使用率は、Diamond 3.2 と Synplify Pro for Lattice I-2013.09L-SP1-1 開発ソフトウェアで LFXP2-17E-6F484C をターゲットに算出しました。パフォーマンスは開発ソフトウェアのバージョンやターゲットにする LatticeXP2 ファミリのデバイスサイズやスピードグレードによって異なります。

2. SGMII Easy ConnectオプションはSERDES I/Oのあるデバイスファミリで利用できます。

注文用情報

ファミリ 注文用番号
CrossLink-NX TS-MAC-CNX-U/TS-MAC-CNX-UT
ECP5 TS-MAC-E5-U/TS-MAC-E5-UT
LatticeECP3 TS-MAC-E3-U4
LatticeXP2 TS-MAC-X2-U4

IP バージョン: 3.3.

IP の評価: この IP のフル評価バージョンをダウンロードするためには、IPexpress のメインウインドウの IP Server タブを開いてください。このタブにダウンロード可能な評価用 LatticeCORE IP がすべて表示されます。

IP の購入: IP コアのご購入については、ラティスの営業担当までお問い合わせください。

資料

Quick Reference
Downloads
TITLE NUMBER VERSION DATE FORMAT SIZE
LatticeMico32 Tri-Speed Ethernet MAC Gigabit Demo for the LatticeECP3 Versa Evaluation Board User's Guide
UG47 01.0 4/15/2011 PDF 2.1 MB
Tri-Speed Ethernet MAC IP Core - Lattice Radiant Software
FPGA-IPUG-02084 1.5 5/31/2022 PDF 865.1 KB
Tri-Speed Ethernet MAC User's Guide
IPUG51 3.3 4/4/2015 PDF 5.4 MB
TITLE NUMBER VERSION DATE FORMAT SIZE
Tri-Speed Ethernet MAC Demo
8/6/2006 ZIP 5.5 MB
LatticeECP3 Versa - TSMAC Demo - Design Files for Windows
1.0 5/22/2013 EXE 5.8 MB
*By clicking on the "Notify Me of Changes" button, you agree to receive notifications on changes to the document(s) you selected.