DSPI_FIFOは、完全な構成可能SPIマスタ/スレーブ・デバイスで、ユーザが直列クロックシグナルSCKの極性と位相を構成きます。
DSPI_FIFOで、マイクロコントローラはシリアル周辺機器デバイスとやり取りができます。複数マスタシステムにおいてプロセッサ間通信が可能です。SCK(シリアル・クロック・ライン)は2つの独立したシリアル・データ・ライン上の情報のシフトとサンプルを同期させます。DSPI_FIFOデータは同時に送受信されます。DSPI_FIFOシステムはテクノロジーに依存しない設計で、様々なプロセス技術で実装出来ます。
DSPI_FIFO は、さまざまなプロセス技術で実装することができます技術の独立したデザインです。
DSPI_FIFOシステムは、様々なメーカの多岐に渡る標準周辺機器と直接インターフェースできる柔軟性があります。システムは、マスタもしくはスレーブ・デバイスとして構成できます。データ速度はCLKの1/4です。クロック・コントロール・ロジックはクロック極性の選択と、異なる2つのクロッキング・プロトコルの選択が可能で、ほとんどの同期シリアル周辺機器と適合します。SPIがマスタとして構成される時、ソフトウェアはシリアル・クロック用の8つの異なるビットレートのうち1つを選択します。
DSPI_FIFOはSSCR(Slave Select Control Register)のスレーブ・セレクト出力（SS7O～SS0O）で自動的にドライブの選択を行い、SPIスレーブ・デバイスを決定し、シリアルにシフトしたデータのやり取りを行います。エラー検出ロジックはプロセッサ間通信のサポートに含まれます。重ね書き（write-collision）検出は転送中に、シリアル・シフト・レジスタへデータを書き込んだ時、表示します。マルチプル・マスタ・モード故障検出器は、1つ以上のSPIデバイスが同時にバス・マスタになろうとする時、自動的にDSPI_FIFO出力ドライバを無効にします。
DSPI_FIFOは2つのDMAモードをサポートします。：単一転送及び複数転送です。これらのモードはDSPI_FIFOが高性能DMAユニットとのインターフェースを可能とし、CPUサイクル間の転送や、複数バイト転送を実行できます。
DSPI_FIFOは完全にカスタマイズすることが可能で、ユーザの要求に合致するように正確な構成が可能です。未使用の機能や無駄なシリコンに費用を支払う必要はありません。SoC設計フローの各ステージで容易なパッケージ検証を可能とする全自動テストベンチ一式がが含まれます。