H16550S : FIFO及び同期CPUインターフェイス・コアを備えたUART

Cast LogoH16550Sは広く普及しているTexas Instruments社の16550デバイスと100%のソフトウェア互換性を備える標準UARTです。モデムまたは他のシリアルデバイスから送信されたデータの直列並列変換を行い、またCPUからこれらのデバイスへの並列直列データ変換を行います。

H16550Sは、16450互換キャラクターモード、または内部FIFOがCPUから過度のソフトウェア・オーバーヘッドを緩和する16550互換FIFOモードのいずれかで実行します。

H16550Sは容易な再使用のために開発され、いくつかのラティス製品向けに最適化され、利用率の比較と性能特性とで入手可能です。

特長

  • 既存の16450及び16550aソフトウェアを全て実行可能。
  • 完全同期設計。全入力及び出力はクロックの立ち上がりを基にしている。
  • FIFOモードにおいて、CPUにかかるインターラプト数を軽減するために、伝送及び受信は16バイトFIFOでバッファ。
  • シリアル・データから、またはシリアル・データへの標準非同期コミュニケーション・ビット(スタート、ストップ及びパリティ)を削除または追加。
  • 独立して制御される伝送、受信、ライン・ステータス及びデータセットインターラプト
  • プログラマブルなボーレート生成器はどの入力クロックも1~(216-1)で除算でき、または16xクロックを生成。
  • モデム制御機能(CTSn、RTSn、DSRn、DTRn、RInおよびDCDn)
  • 完全プログラマブル・シリアル・インターフェイスの特長:
    • 5、6、7または8ビットキャラクター
    • 偶数、奇数またはノン・パリティビット生成と検出
    • 1, 1_, or 2 stop bit generation
    • ボーレート生成
  • 不正スタートビット検出
  • 完全ステータス・レジスタ
  • 内部診断機能:コミュニケーションリンクの故障隔離用ループバック制御
  • 完全優先順付インターラプトシステム制御

アプリケーション

  • シリアルまたはモデム・コンピュータ・インターフェイス
  • モデム及びその他機器内のシリアル・インターフェイス

Jump to

ブロック ダイアグラム

パフォーマンスとサイズ

以下に典型的な性能と利用結果を示します。

ラティスデバイス LUT-4s レジスタ PFUs SysMEM EBRs 外部I/Os スピード (fmax, MHz)
LFX1200B-4 765 462 224 2 39 55
OR4E02-3 776 251 116 2 39 57
LFXP3-3 423 n/a 251 2 39 65
LFXP2-17E-7 587 n/a 442 2 39 82
LFEC6E-3 481 233 233 2 39 61
LFE2-50-7 688 n/a 272 2 39 156
LFSC3GA25-7 568 n/a 251 - 39 198

Ordering Information

This IP core is supported and sold by CAST, contact CAST at sales@cast-inc.com or visit their website at www.cast-inc.com for more information.

ドキュメント

Quick Reference
TITLE NUMBER VERSION DATE FORMAT SIZE
H16550S UART with FIFOs and Synchronous CPU Interface Core Data Sheet
5/3/2016 PDF
*By clicking on the "Notify Me of Changes" button, you agree to receive notifications on changes to the document(s) you selected.