Lattice Press Release

MachXO3 FPGAファミリは640～22Kロジックセル、低消費電力、I/O単価1セント、

ハードIPブロックにより、新しいインターフェイス規格の実装も容易化

オレゴン州ヒルスボロ ～ 2013年9月24日 ～ ラティスセミコンダクター（NASDAQ: LSCC）は本日、パラレルおよびシリアルI/Oを共に使用する新しい接続インターフェイスなどのブリッジ用途に最適な、システム機能を拡張した、また世界最小サイズでI/O単価が最小のプログラマブル・プラットフォームとなる超小規模MachXO3™ FPGA（Field Programmable Gate Array）ファミリを発表しました。先進のコンパクトなパッケージングと相俟って、新しいインターフェイス規格であるMIPIや、従来のPCIeやGbEなどのインターフェイス実装を容易化することで、MachXO3ファミリはシステム・アーキテクトに“手ごろな価格のイノベーション”をもたらします。

超小規模のMachXO3 FPGAファミリは、最新のコンポーネントとインターフェイス規格を使用して差別化するようなシステムを単一チップで構築可能な、プログラマブル・ブリッジを提供します。極めて低コストと多数のI/Oを小スペースで実現するための、ボンドワイヤが不要な先進のパッケージング技術によって、MachXO3ファミリは、コンスーマ、通信、コンピューティング、ストレージ、産業、自動車など様々な市場分野で使用できます。

製品及びコーポレート・マーケティング担当上級重役、Brent Przybusは次のように述べています。「MachXO3ファミリがあれば、コストや実装面積、及び消費電力への影響を最小限に抑えながら、システム内のコンポーネント間のミスマッチに対処できます。システム性能が向上し、複雑さが増すと、I/Oインターフェイスがボトルネックになることがよくあります。最先端コンポーネントの採用を望むのが一般的ですが、その場合数多くのインターフェイス規格に対応しなければなりません。またその殆どはMIPIのようにまだ発展途上であったり、多くの設計者には目新しいものであったりします。」

より多くを実現するブレークスルー技術

これまでに、汎用I/Oやブリッジ・インターフェイスを拡張し、システムの総消費電力を削減するための低コストで完結したオプションとしては、インスタントオンの不揮発性プログラマブル・デバイスであるラティスのMachXO™及びMachXO2™ファミリが標準的デバイスとして用いられてきました。

新MachXO3ファミリは、40nmプロセス技術で製造される低消費電力アーキテクチャを採用しており、より低コストで、かつより高性能のため、特に電源要件の厳しいアプリケーションでは、新たな機能セットを従来よりも省スペースで実現することを可能にします。

640～22Kロジックセルのこの新ファミリは、最新のパッケージ技術を採用してわずか2.5 x 2.5mmのウェハーレベル・チップスケール・パッケージ（WLCSP）を提供するだけでなく、I/O数540本のデバイスや、3.125GbpsのSERDES機能を持つデバイスも取り揃え、コンスーマ、産業用、通信、自動車、及びコンピューティング市場のあらゆるブリッジ及びインターフェイス要件に対応します。

Lattice Diamond®ソフトウェア、社内及びサードパーティによるIP及びアプリケーションがサポートするMachXO3 FPGAファミリは、次の特長を持つ完結したソリューションです。

• 最小のスタティック及びダイナミック消費電力 ～ コンスーマ、産業用、及び自動車システムにおいて、uW単位のスタンバイ電力及びmW単位の動作時消費電力により、FPGAとしてのプログラマブル機能が難しい問題を解決します
• 先進のプログラマブル・ファブリック ～ 最大150MHz動作の性能を持ち、DSP及びメモリリソースが集積されています
• MTP（Multi-Time Programmable）技術 ～ システム全体よりも先にI/Oインターフェイスが起動しなければならない、通信やストレージ、及びコンピューティング市場のアプリケーション向けには、フィールド・アップグレード及びインスタントオン動作が可能です。プロセッサまたは外部PROMからデバイスをコンフィグレーションすることも可能で、インターフェイス及びブリッジにおける設計上の難題を克服するための、非常に柔軟なソリューションとなります
• 完成度の高いMIPIベースのソリューション ～ ハードマクロとソフトIPを使用して4K2Kビデオや40メガピクセル画像インターフェイスなどの広帯域幅プログラマブル・ブリッジを実現するだけでなく、最新のMIPI準拠コンポーネントにも対応でき、最先端の差別化が可能です
• PCIeとGbE IPハードマクロの集積 ～ 低消費電力で低コストの超小規模FPGAで、高速制御インターフェイスと広帯域幅データブリッジの実現が可能です
• 活線挿抜対応のI/O ～ システム全体を停止することなくコンポーネントを交換できるため、通信、ストレージ、及びコンピューティング装置でシステム・ダウンタイムを極小化できます
• 単一電源ソリューション ～ オンチップ・レギュレータを活用して、お客様の電源系統環境内で動作します
• 自動車用及び産業用の温度グレードにも対応します

ラティスの新しいMachXO3 FPGAファミリ及び超小規模FPGAの詳細については、www.latticesemi.com/MachXO3をご覧ください。

価格及び入手方法について

MachXO3ファミリの詳細は本日発表され、ソフトウェアの提供と量産デバイスの出荷は2013年末に予定されています。大量購入の場合の最低価格は、1ドル未満になる予定です。

ラティスセミコンダクターについて

ラティスは、革新的な低価格・低消費電力プログラマブル・デザインソリューションの、サービス主導のデベロッパーです。当社のFPGA、CPLD、及び電源管理デバイスが、お客様の技術革新を当社がどのように支援しているかについて、www.latticesemi.comをご覧ください。

#  #  #

Lattice Semiconductor Corporation、Lattice（及びデザイン）、L（及びデザイン）、Lattice Diamond、MachXO3、MachXO2、MachXO、及び各製品名は、米国及びその他の国におけるラティスセミコンダクターまたはその関連会社の登録商標または商標です。

MIPIは米国およびその他管轄下においてMIPI, Inc.に許諾された商標です。

一般的注意事項： 本書で使用されているその他の製品名は提示のみを目的としており、各社の商標となっているものがあります。

（日本語版注：日本のお客様につきましては、弊社正規代理店担当営業までお問い合わせください）