ispClock 5620评估板/开发套件

ispClock评估套件使设计人员能够对完全组装在印刷电路板上的ispClock5620进行快速地配置和评估。板上有一块ispPAC-CLK5620V-01T100C(20个输出,100引脚TQFP封装)、一个插头用于用户I / O、SMA连接器以便接入所选的高速I/O信号、LED用于状态指示、开关用以增加灵活性以及一个JTAG接口用以编程。

器件支持

使用这块电路板,您需要PAC-Designer软件 (版本3.0或以上)。PAC-Designer可以从莱迪思网站下载

立即跳转到

套件内容

  • ispClock评估板
  • ispDOWNLOAD线

开发板照片

正面图

点击图片放大

订购信息

  • 订购部件编号:PAC-SYSCLK5620AV
  • 点击此处查找您附近的莱迪思授权代理商
  • 点击此处立即从莱迪思在线商店订购

文档

快速参考
标题 编号 版本 日期 格式 文件大小
ispClock5620 Evaluation Board ispPAC-CLK5620-EV1
AN6064 11/1/2004 PDF 1019.1 KB
标题 编号 版本 日期 格式 文件大小
ispClock5620 Evaluation Board ispPAC-CLK5620-EV1
AN6064 11/1/2004 PDF 1019.1 KB
标题 编号 版本 日期 格式 文件大小
Programming Cable User Guide
Describes the features and recommended usage guidelines of Lattice ispDOWNLOAD Cables.
FPGA-UG-02042 26.4 5/29/2020 PDF 1.4 MB

支持

技术支持

有问题?我们来帮助您

质量和可靠性

相关参考资料有助于解决您的问题