25Gb以太网MAC+PHY IP核

符合IEEE 802.3-2012标准的数据帧以太网传输

Our system is going under maintenance starting November 8, 2024 at 6:00 PM Pacific and ending November 9, 2024 at 2:00 AM Pacific. During this window, the website may not be reachable. For immediate assistance, please contact techsupport@latticesemi.com.

莱迪思半导体的25G以太网(GbE)IP核支持在主机处理器和以太网网络之间发送和接收数据。25GbE IP核由独立的25G以太网PCS IP、独立的25G以太网MAC IP或一个25G PCS和MAC组合IP构成,符合IEEE 802.3 25G BASE-R规范。

莱迪思Avant-X FPGA支持所有可用的PCS和MAC选项。这些选项可在莱迪思Radiant™软件中设置。

IEEE 802.3 25G BASE-R PCS/PMA功能——支持标准的25 Gbps以太网链路层数据速率

特性

  • PCS:64b/66b编解码
  • PCS:25GMII 128位宽内部数据路径,工作频率为195.3125 MHz
  • 支持AXI4L接口,用于PHY和MMD寄存器访问
  • MAC:用于客户端发送和接收的AXI4-Stream接口
  • MAC:支持VLAN、SVLAN、巨型帧、优先级流量控制、暂停帧控制和可编程IPG

框图

订购信息

器件系列 订购编号
多站点永久许可 单机器年度许可
Avant-X ETHER-25G-AVX-UT ETHER-25G-AVX-US

文档

快速参考
标题 编号 版本 日期 格式 文件大小
选择全部
25G Ethernet MAC + PHY IP Core - User Guide
FPGA-IPUG-02249 1.1 9/23/2024 PDF 4.4 MB