GPIO IP核

存储器映射IO或APB IO控制

通用输入/输出(GPIO)外设IP旨在通过莱迪思存储器映射接口(LMMI)或高级外设总线接口(APB)来控制GPIO。配置为输入端口时,它可以通过读取相关寄存器的状态来检测某一GPIO的状态。配置为输出端口时,它取出写入相关寄存器的值并控制受控GPIO的状态。

该IP可以连接到CPU总线,也可以在需要I/O内存组织的桥接/外围设备中使用。IP生成器可根据GPIO的数量进行配置,以灵活使用GPIO端口。

特性

  • 通过单独的寄存器设置或清除输出,从而对输出并行控制
  • 通过单个寄存器设置或清除输出
  • 单独的输入和输出数据以及控制寄存器
  • 输出寄存器反映输出驱动状态
  • 输入寄存器反映输入状态
  • 所有输入都可配置为INT源,具有可配置的边沿或电平检测
  • 中断符合莱迪思中断接口(LINTR)

框图

Ordering Information

Available for free to use in Lattice Radiant design software.

文档

快速参考
下载
标题 编号 版本 日期 格式 文件大小
选择全部
GPIO IP Core - Lattice Radiant Software
FPGA-IPUG-02076 2.1 6/23/2021 PDF 1003 KB
标题 编号 版本 日期 格式 文件大小
选择全部
GPIO IP Core
1.0 3/31/2018 IPK 86.4 KB
GPIO IP Core User Guide
1.0 2/21/2018 PDF 709.1 KB