高性能的DES和三重DES核

Helion Tech LogoHelion的这些高性能的核已为在FPGA中使用进行了高度优化,并实现DES和三重DES加密标准,如NIST联邦信息处理标准(FIPS)发布的46-3。

有两个版本,每个版本提供不同的面积和速度之间的权衡。最小的解决方案是one-round-per-clock解决方案,该解决方案针对FPGA中的最小面积已经作了非常仔细地设计。更快的变体有点不同于大多数其他商业方案,它以two-rounds-per-clock的速率运行。对于给定的门数,这将导致非常快地运行核,因此对高性能的设计,速度是至关重要的,或空间是受限的,这些核可以是完美的解决方案。

特性

  • 实现DES和三重DES 至NIST FIPS发布的 46-3
  • 两个版本可供选择,用户可以选择速度和应用规模之间的最佳权衡
  • 非常快的运行- 单DES加密/解密,最快的版本只需要9个时钟周期
  • 相同的核提供动态选择单DES /三重DES和加密/解密模式
  • 很容易实现所有DES的工作模式(如ECB、CBC、OFB、CFB、CTR、CBC-MAC)
  • 简单的外部接口
  • 高度优化用于各种FPGA技术

Jump to

块关系图

订购信息

欲了解更多这个IP核或定价和可用性的信息,请联系Helion Technology

文档

快速参考
标题 编号 版本 日期 格式 文件大小
Helion Technology - DES and Triple-DES Cores
3/23/2011 PDF 75 KB
Like most websites, we use cookies and similar technologies to enhance your user experience. We also allow third parties to place cookies on our website. By continuing to use this website you consent to the use of cookies as described in our Cookie Policy.