高性能的DES和三重DES核

Our system is going under maintenance starting May 25, 2024 at 7:00 AM Pacific and ending May 25, 2024 at 1:00 PM Pacific. During this window, the website may not be reachable. For immediate assistance, please contact techsupport@latticesemi.com.

Helion Tech LogoHelion的这些高性能的核已为在FPGA中使用进行了高度优化,并实现DES和三重DES加密标准,如NIST联邦信息处理标准(FIPS)发布的46-3。

有两个版本,每个版本提供不同的面积和速度之间的权衡。最小的解决方案是one-round-per-clock解决方案,该解决方案针对FPGA中的最小面积已经作了非常仔细地设计。更快的变体有点不同于大多数其他商业方案,它以two-rounds-per-clock的速率运行。对于给定的门数,这将导致非常快地运行核,因此对高性能的设计,速度是至关重要的,或空间是受限的,这些核可以是完美的解决方案。

Features

  • Implements DES and Triple-DES to NIST FIPS publication 46-3
  • Two versions available; user can choose best balance of speed and size for application
  • Very fast operation – Single DES Encryption/Decryption takes only 9-clock cycles in fastest version
  • Same core offers dynamically selectable single DES/triple DES and encrypt/decrypt modes
  • All DES operating modes easily implemented (eg. ECB, CBC, OFB, CFB, CTR, CBC-MAC)
  • Simple external interface
  • Highly optimised for use in each individual FPGA technology

Jump to

Block Diagram

订购信息

欲了解更多这个IP核或定价和可用性的信息,请联系Helion Technology

文档

快速参考
标题 编号 版本 日期 格式 文件大小
选择全部
Helion Technology - DES and Triple-DES Cores
3/23/2011 PDF 75 KB