ラティス SGMII と Gb イーサネット PCS IP コアは Cisco SGMII と IEEE 802.3z (1000BaseX) の仕様に準拠した PCS 機能を実装します。PCS モードは選択可能です。この IP コアはブリッジや PHY の実装に使用することができます。
シリアル・ギガビット・メディア・インディペンデント・インタフェース (SGMII) は、イーサネット・メディア・アクセス・コントローラ (MACs) と シスコシステムズが定義した フィジカル・レイヤ・デバイス (PHY) のための接続バスです。従来の 22 線 GMII 接続を、ピン数が少ない 4 ペアの差動 SGMII 接続に置き換えます。IEEE802.3 仕様で定義された、従来の GMII インタフェースはギガビット動作速度専用です。しかし、Cisco SGMII の仕様は、インタフェース上で 10 Mbps と 100 Mbps MAC を行う方法が定義されています。さらに、Cisco SGMII の仕様は、単なるインタフェース仕様を定義するだけではなく、SGMII と GMII バスの変換機能を定義します。
これらのアプリケーションは、CrossLink-NX、ECP5、LatticeECP3TM、LatticeECP2MTM、LatticeSCTM、フィールド・プログラマブル・ゲート・アレイ (FPGA) デバイスにすべて実装することができます。例として、ラティスは SGMII - (G)MII 変換リファレンスデザインを開発しました。このリファレンスデザインは、SGMII と Gb イーサネット PCS IP コアを含んでいます。Appendix C に詳細を記載しています。
このコアは Diamond と Radiant 開発ソフトウェアでインスタンス化、論理合成、シミュレーションを行います。