长延迟定时器功能

经测试的器件*	FPGA LUTs	FPGA Slices	CPLD 宏单元	CPLD 乘积项	VMONs	I/Os	定时器	HVOUTs	修订版
LPTM10-12107	44	25	18	-	5	-	4	-	1.0

* 可能可以在其他器件中工作。

注: 上面所列的性能和设计大小都仅是估计值。实际结果可能根据所选的参数、时序限制和器件实现有所不同。请参见设计文档，了解详细信息。若无特别说明，所有的代码和设计工作都是在PC平台上完成的。