POS PHY Level 3链路

Support Discontinued - For Reference Only

LatticeReferenceDesign-LogoPOS PHY Level 3规范定义了物理层(PHY)设备和链路层设备的互连,实现了Packet over SONET(POS)。POS PHY Level 3接口涵盖了所有应用,比特率高达2.4 Gbit/s。该规范确定了用于链路层设备的设计特点和要求。该设计在实现了一个POS PHY Level 3链路层接口的同时,还可以用于与通用FIFO通信。它的目的是使用户应用(链路层设备)通过基于该规范的接口和通用FIFO连接。

Support Discontinued - For Reference Only

特性

  • 符合Packet over SONET(POS)PHY Level 3规范
  • 支持单个和多个PHY操作。根据POS PHY Level 3规范,理论上支持的最多PHY端口数上限为256个;但目前此版本设计仅支持4个端口
  • 支持一个8位或32位总线接口,工作频率最高可达104 MHz
  • 支持字节或双字(4字节)数据格式,适用于可变大小的数据包
  • 来自FIFO的可编程阈值指示用于数据包可用信号的产生
  • 在发送端每个PHY端口的可编程突发脉冲长度
  • 同步设计工作频率为104 MHz。异步FIFO(不同的读和写时钟)用于给用户提供方便和灵活的接口
  • 总线接口上用于数据的完整性的奇偶产生和校验

块关系图

Alternate Text