NOR闪存控制器 - WISHBONE兼容

相关产品

LatticeReferenceDesign-Logo该参考设计提供了一个通过Wishbone总线的NOR闪存控制器。它支持几种常见的NOR闪存的工作模式,包括复位操作、自动选择制造商ID的操作、读操作、编程操作,芯片擦除操作和扇区擦除操作。

 

特性

  • WISHBONE 主机接口
  • 命令码是与JEDEC单电源闪存标准兼容的
  • 支持字的配置闪存和字节配置闪存
  • 根据NOR闪存时序规范,自动优化读/写周期的访问时间。
  • NOR闪存配置的地址宽度从1到32

立即跳转到

框图

性能和大小

经测试的器件* 语言 性能 I/O 引脚 设计占用资源 版本
LCMXO2-1200HC-6TG144CES Verilog > 80 MHz 80 185 LUTs 1.1
LCMXO2-1200HC-6TG144CES VHDL > 80 MHz 80 190 LUTs 1.1
LCMXO1200C-3T144C Verilog > 80 MHz 80 182 LUTs 1.1
LCMXO1200C-3T144C VHDL > 80 MHz 80 187 LUTs 1.1

1. 通过运行莱迪思设计软件的时序分析得到Max时钟频率。合并至您的设计后,请运行时序仿真。

* 可能可以用其他器件工作。

注:以上所示的性能和设计规模仅是估计。实际结果可能取决于所选择的参数,时序约束和所用的器件。若要了解更详细的情况,请查阅设计文件。除非另有说明,所有的代码和设计工作都是在PC平台上完成的。

文档

技术资源
标题 编号 版本 日期 格式 文件大小
NOR Flash Memory Controller with WISHBONE Interface - Documentation
FPGA-RD-02096 1.2 1/22/2021 PDF 1.6 MB
NOR Flash Memory Controller with WISHBONE Interface - Source Code
RD1087 1.1 11/8/2010 ZIP 198.1 KB
Like most websites, we use cookies and similar technologies to enhance your user experience. We also allow third parties to place cookies on our website. By continuing to use this website you consent to the use of cookies as described in our Cookie Policy.