JESD207是射频前端集成电路（RFIC）和基带集成电路（BBIC）之间的射频前端—基带数字并行（RBDP）接口。该IP核和集成在LatticeECP3™ FPGA中的DDR和PLL功能一起，实现了基带（BB）的数据和控制平面路径。它可用于连接到带有集成的模数转换器（ADC）和数模转换器（DAC）的射频前端（RF）收发器设备。
莱迪思JESD207 IP核完全符合JESD207 JEDEC规范。
欲了解更多有关JESD207 IP的信息，请点击下面的“START HERE”按钮。
特性
数据路径特性
- 数据路径时钟和数据速率由RFIC控制（由BBIC配置），最高可达90 MHz和180 MSps
- 数据宽度匹配基带采样宽度——10或12位
- 原始数据路径接口传输带宽高达1.8或2.2 Gbps
- 双倍数据速率（DDR）源同步数据路径传输时序
-
低延迟（单基带复采样周期）数据传输
- 实现复杂度低
控制平面路径特性
- 时钟速率和串行传输速率由BBIC控制，最高可达50 MHz
- 1位指令+7位地址控制字段格式
- 灵活的处理格式，每次处理可以使用一个或多个8位数据字段，实现每次处理的最佳延迟或带宽——8位数据处理（最高24 Mbps数据速率）最少325ns的处理延迟——高于40Mbps的数据速率可通过扩展处理来实现
- 在多个处理之间串行时钟可以停止，从而可以将控制平面功耗降低到忽略不计
立即跳转到
框图
文档
快速参考 |
| 标题 | 编号 | 版本 | 日期 | 格式 | 文件大小 | ||
|---|---|---|---|---|---|---|---|
| 选择全部 | |||||||
| JESD207 IP Core User's Guide | IPUG111 | 1.0 | 8/27/2013 | 2.4 MB | |||
