莱迪思解决方案

这里有轻松快速实现设计所需的全部资源

Share This Result >

Narrow Your Results



Solution Type



Device Support

























Tags










































































































































































Providers



























Clear All
  • FFT 编译器

    IP Core

    FFT 编译器

    The FFT Compiler IP Core can be configured to perform forward FFT, inverse FFT (IFFT), or port selectable forward/inverse FFT.
    FFT 编译器
  • FIR 滤波器生成器

    IP Core

    FIR 滤波器生成器

    可灵活配置的多通道FIR滤波器。最多支持256个通道,每个拥有2048个抽头。输入和系数宽度为4至32位。
    FIR 滤波器生成器
  • JESD204B IP核

    IP Core

    JESD204B IP核

    莱迪思JESD204B IP核是用于数据转换器和FPGA器件之间的高速串行接口,用于取代传统接口。
    JESD204B IP核
  • PCI Express x1、x4 Root Complex Lite IP核

    IP Core

    PCI Express x1、x4 Root Complex Lite IP核

    Provides a PCI Express x1 and x4 root complex solution from the electrical SERDES interface, physical layer, data link layer and a minimum transaction layer in PCIe protocol stack
    PCI Express x1、x4 Root Complex Lite IP核
  • ML-KEM-512/768/1024 (CRYSTALS-Kyber), Balanced (XIP6110B)

    IP Core

    ML-KEM-512/768/1024 (CRYSTALS-Kyber), Balanced (XIP6110B)

    ML-KEM-512/768/1024 is an IP core for post-quantum Key Encapsulation Mechanism (KEM), optimized for a good balance between speed and resource requirements.
    ML-KEM-512/768/1024 (CRYSTALS-Kyber), Balanced (XIP6110B)
  • 莱迪思图像信号处理演示

    演示

    莱迪思图像信号处理演示

    为嵌入式视觉开发套件提供基于ECP5 FPGA的完整ISP示例设计,非常适合工业、医疗和汽车应用。
    莱迪思图像信号处理演示
  • RISC-V MC CPU IP核

    IP Core

    RISC-V MC CPU IP核

    Propel IP模块:具有可选的定时器和PIC子模块的32位RISC-V处理器核,通过AHB-Lite总线连接到其他Propel各类IP模块。
    RISC-V MC CPU IP核
  • RISC-V SM CPU IP核

    IP Core

    RISC-V SM CPU IP核

    RISC-V SM CPU IP可以在处理数据和指令时处理外部中断。该IP支持RV32I指令集、外部中断和调试,遵循JTAG – IEEE 1149.1标准。
    RISC-V SM CPU IP核
  • RISC-V RX CPU IP核

    IP Core

    RISC-V RX CPU IP核

    莱迪思RISC-V RX IP使用32位RISC-V处理器核和多个子模块,在监控外部中断的同时处理数据和指令。
    RISC-V RX CPU IP核
  • DDR3 Memory Interface Demonstration

    演示

    DDR3 Memory Interface Demonstration

    The Lattice DDR3 Memory Interface demonstrates the functionality of DDR3 SDRAM Controller IP at core speed of 400MHz and 800Mbps.
    DDR3 Memory Interface Demonstration
  • LimeSDR Mini Development Board by Lime Microsystems

    Board

    LimeSDR Mini Development Board by Lime Microsystems

    LimeSDR Mini Dev Board is a low cost, open source and apps-enabled SDR platform that can be used to support any type of wireless communication standard.
    LimeSDR Mini Development Board by Lime Microsystems
  • ECP5评估板

    Board

    ECP5评估板

    售价仅为99美元的ECP5评估板拥有一片85K LUT的ECP5-5G FPGA;可轻松访问大多数I/O以及SERDES;更支持Arduino和Raspberry Pi以及通用接口以提高可用性。
    ECP5评估板
  • USB3-GbE VIP IO开发板

    Board

    USB3-GbE VIP IO开发板

    适用于视频接口平台(VIP)的USB 3.0 和千兆以太网输出板
    USB3-GbE VIP IO开发板
  • JESD204 ADC参考设计

    Reference Design

    JESD204 ADC参考设计

    Provides designers an ideal platform for a low cost, low power and small footprint solution for FPGA based serial data acquisition and processing
    JESD204 ADC参考设计
  • 人脸识别参考设计

    Reference Design

    人脸识别参考设计

    在ECP5 FPGA上使用卷积神经网络检测人脸,并与已注册的人脸进行匹配。可以用于识别其他任何对象。
    人脸识别参考设计
  • 对象计数

    Reference Design

    对象计数

    基于莱迪思sensAI的对象计数应用示例。包括SPI、DDR IP模块、ISP引擎、8个CNN引擎和一个计数/标记叠加(overlay)引擎。
    对象计数
  • Helion IONOS图像信号处理IP系列

    IP Core

    Helion IONOS图像信号处理IP系列

    来自Helion Vision的全面、高质量、可自行配置的ISP解决方案,包括了从基本到高级的高动态范围成像(HDRI)色彩流水线。
    Helion IONOS图像信号处理IP系列
  • Page 1 of 15
    First Previous
    1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
    Next Last