Lattice Solutions

Everything you need to quickly and easily complete your design

Solution Type
Device Support
















Tags



































































































Providers















  • 莱迪思Sentry ESB Mux IP核用于MachXO3D

    IP Core

    莱迪思Sentry ESB Mux IP核用于MachXO3D

    用于莱迪思Sentry的Propel IP模块:访问MachXO3D的嵌入式安全模块(ESB)的同时进行内部加密操作
    莱迪思Sentry ESB Mux IP核用于MachXO3D
  • 莱迪思Sentry I2C监视器IP核用于MachXO3D

    IP Core

    莱迪思Sentry I2C监视器IP核用于MachXO3D

    用于莱迪思Sentry的Propel IP模块:监视I2C总线上的通信,识别和阻止潜在的非法通信。
    莱迪思Sentry I2C监视器IP核用于MachXO3D
  • 莱迪思Sentry PLD接口IP核用于MachXO3D

    IP Core

    莱迪思Sentry PLD接口IP核用于MachXO3D

    用于莱迪思Sentry的Propel IP模块:通过修改Sentry 解决方案集合随附的C语言程序将您的自定义RTL添加到PFR设计中并对其进行控制
    莱迪思Sentry PLD接口IP核用于MachXO3D
  • 莱迪思Sentry QSPI Streamer IP核用于MachXO3D

    IP Core

    莱迪思Sentry QSPI Streamer IP核用于MachXO3D

    用于莱迪思Sentry的Propel IP模块:提供高速SPI存储器访问便于可信根平台操作中的固件身份验证
    莱迪思Sentry QSPI Streamer IP核用于MachXO3D
  • 莱迪思Sentry QSPI监视器IP核用于MachXO3D

    IP Core

    莱迪思Sentry QSPI监视器IP核用于MachXO3D

    用于莱迪思Sentry的Propel IP模块:监视SPI/QSPI总线上的通信,可识别和阻止潜在的非法通信。
    莱迪思Sentry QSPI监视器IP核用于MachXO3D
  • RISC-V MC CPU IP核

    IP Core

    RISC-V MC CPU IP核

    Propel IP模块:具有可选的定时器和PIC子模块的32位RISC-V处理器核,通过AHB-Lite总线连接到其他Propel各类IP模块。
    RISC-V MC CPU IP核
  • CNN Plus加速器IP

    IP Core

    CNN Plus加速器IP

    使用CNN实现超低功耗AI解决方案。最多可配置16位位宽。可搭配莱迪思神经网络编译器软件工具。
    CNN Plus加速器IP
  • CSI-2/DSI D-PHY接收器

    IP Core

    CSI-2/DSI D-PHY接收器

    模块化MIPI/D-PHY IP——接收MIPI CSI-2/DSI数据进一步处理的PHY。最多支持4条MIPI通道,速率达10Gb/s。
    CSI-2/DSI D-PHY接收器
  • FPD-LINK发送器

    IP Core

    FPD-LINK发送器

    Modular MIPI/D-PHY IP - Convert Pixel Data Streams to an FPD-LINK Video Stream
    FPD-LINK发送器
  • FPD-LINK接收器

    IP Core

    FPD-LINK接收器

    Modular MIPI/D-PHY IP - Converts FPD-LINK Video Streams to Pixel Clock Domain
    FPD-LINK接收器
  • SubLVDS图像传感器接收器

    IP Core

    SubLVDS图像传感器接收器

    Modular MIPI/D-PHY IP - Converts SubLVDS Image Sensor Video Stream to Pixel Clock Domain
    SubLVDS图像传感器接收器
  • I3C从设备IP核

    IP Core

  • DisplayPort IP核

    IP Core

    DisplayPort IP核

    Lattice has partnered with Bitec to bring the DisplayPort 1.4a compliant IP Core (with eDP 1.4 support) to the ECP5 FPGA. Supports resolutions of up to 1080p60
    DisplayPort IP核
  • 三倍速以太网MAC

    IP Core

    三倍速以太网MAC

    在主机处理器和以太网之间发送和接收数据。符合IEEE 802.3标准。支持10/100/1000 Mbps传输速率。
    三倍速以太网MAC
  • Page 1 of 11
    First Previous
    1 2 3 4 5 6 7 8 9 10 11
    Next Last
    Like most websites, we use cookies and similar technologies to enhance your user experience. We also allow third parties to place cookies on our website. By continuing to use this website you consent to the use of cookies as described in our Cookie Policy.