莱迪思半导体的UART（通用异步接收器/发送器）IP核设计用于串行通信，支持RS-232。UART IP核具有许多类似NS16450 UART的特征。
为了节约FPGA资源，UART IP核与NS16450 UART并非完全相同。因此，它们的源代码不兼容。这意味着NS16450 UART的现有驱动代码不能用于莱迪思的UART IP核。
该设计通过Verilog HDL实现。可以使用莱迪思Propel Builder软件配置和生成IP。它可以用于MachXO3D FPGA器件，并使用集成了Synplify Pro综合工具的莱迪思Diamond®布局布线工具来实现。