基于莱迪思FPGA的LPDDR2解决方案——莱迪思低功耗双倍数据速率（LPDDR2)同步动态随机存储器（SDRAM）轻量版控制器是一款通用的存储器控制器，可连接行业标准的、符合JESD209-2B规范的LPDDR2存储器和模块。
将LPDDR2轻松集成到您的设计中——该IP核能让您将LPDDR2存储器控制器轻松集成到现有的定制化设计中。
注意：该“轻量版”IP仅支持LPDDR2和LPDDR3共有的特性和指令。故只支持突发长度为8，不支持4或者16。并且不支持闪存指令（LPDDR2-N）。
| 参数 | Slice | LUT | 寄存器 | I/O2 | fMAX (MHz)3 |
|---|---|---|---|---|---|
| 数据总线宽度：16 (x16) | 1599 | 2241 | 1639 | 34 | 400 MHz (800 Mbps) |
| 数据总线宽度：32 (x32) | 1818 | 2462 | 1937 | 54 | 400 MHz (800 Mbps) |
1. 使用LFE5UM-85F-8BG756CES器件和带有LFE5UM控制包的Lattice Diamond 3.10软件产生的性能和资源使用数据。使用不同的软件版本，或LatticeECP5系列不同密度或速度等级的器件，性能可能会有所不同。
2. I/O列显示的数字表示LPDDR2存储器接口占有的主要I/O数量。用户接口（本地端）的I/O不包括在内。
3. 当使用32位或更低的数据宽度并使用一个片选时，LPDDR2 IP核在最快的速度等级 (8) 下的运行速度可达到 400 MHz（800 LPDDR2) 。
| 产品系列 | 订购编号 | 描述 |
|---|---|---|
| CrossLink-NX | LPDDR2L-CNX-U | 单次设计许可 |
| CrossLink-NX | LPDDR2L-CNX-UT | 多站点许可 |
| ECP5 | LPDDR2L-E5-U | 单次设计许可 |
| ECP5 | LPDDR2L-E5-UT | 多站点许可 |
IP版本：1.0
评估：欲下载该IP的完整评估版本，请使用Clarity Designer工具，并单击页面上的Lattice IP Server选项。您可以看到可供下载的所有LatticeCORE IP核和模块。
购买：欲了解如何购买IP核，请联系您当地的莱迪思销售办事处。
快速参考 |
| 标题 | 编号 | 版本 | 日期 | 格式 | 文件大小 | ||
|---|---|---|---|---|---|---|---|
| 选择全部 | |||||||
| LPDDR2 SDRAM Controller IP Core - Lattice Radiant Software | FPGA-IPUG-02089 | 1.6 | 12/21/2025 | 1.1 MB | |||
| LPDDR2 SDRAM Controller Lite IP Core User Guide | FPGA-IPUG-02046 | 1.2 | 7/7/2021 | 1.4 MB | |||
