I3C主控IP核

Control for I3C Bus Interface

I3C是一种两线双向串行总线,针对多传感器的从设备进行了优化,并且一次只能由一台I3C主机控制。I3C向下兼容各类传统I2C设备,此外I3C 设备还支持更快的速度、新的通信模式和设备角色,包括随着时间的推移能够更改设备角色(即,最初的主控可以配合将主控角色转移给总线上的另一台I3C设备,前提是发出请求的I3C设备支持辅助主控功能)。

莱迪思的I3C IP旨在改善I2C接口的功能,同时保留向下兼容性。采用I3C规范能够极大提高不断拓展的传感器子系统的设计灵活性,并尽可能降低成本。MIPI I3C规范提供了单个可扩展、成本效益高、低功耗的协议,解决了协议成本高、功耗增加、非标准协议,需要为中断单设线路等问题。开发MIPI I3C接口旨在通过为传感器提供快速、低成本、低功耗的两线数字接口,简化移动无线产品中的传感器系统设计架构。

I3C IP的以下两个特点至关重要:
  • 以尽可能低的功耗传输数据和实现控制
  • 减少接口使用的物理引脚数

I3C接口在改善总线能耗效率的同时,比I2C速度提高了10倍以上。

特性

  • 推挽式的两线串行接口,速率最高达12.5 MHz
  • 可以与传统的I2C设备在同一总线上共存(有一定限制)
  • 动态寻址,同时支持传统I2C设备静态寻址
  • 类似I2C的SDR和HDR-DDR信息发送
  • 多主控功能
  • 支持带内中断和热添加

框图

订购信息

产品系列 产品订购编号 描述
CrossLink-NX I3C-M-CNX-U 单次设计许可
CrossLink-NX I3C-M-CNX-UT 多站点许可

文档

快速参考
标题 编号 版本 日期 格式 文件大小
I3C Master IP Core 2.0 - Lattice Radiant Software
FPGA-IPUG-02128 1.2 5/31/2022 PDF 1.2 MB
I3C Master IP Core - Lattice Radiant Software
FPGA-IPUG-02082 1.2 6/24/2020 PDF 1.6 MB