LPDDR3 SDRAM控制器

基于莱迪思FPGA的LPDDR3解决方案——莱迪思的低功耗双倍速率(LPDDR3)同步动态随机存储器(SDRAM)控制器是一款通用的存储器控制器,可连接到符合JESD-209.3标准的行业标准LPDDR3存储器设备和模块。

方便地将LPDDR3集成到您的设计中——该IP核可帮助设计工程师简化将LPDDR3集成到客制化设计中所需的工作。

特性

  • 可连接到符合JESD-209.3标准的行业标准LPDDR3 SDRAM元器件和模块
  • LPDDR3的性能可高达400 MHz/800 Mbps
  • 支持LPDDR3 SDRAM自动初始化和刷新
  • 支持深度省电模式

LPDDR3 SDRAM控制器可用作一个Clarity Designer用户可配置IP核,用户可对该IP进行配置并生成用于设计的网表和仿真文件。请注意如果未订购该IP许可证,可能会发生无法生成位流文件或生成的位流文件包含时间限制逻辑的情况。

立即跳转到

框图

性能和尺寸

ECP51
参数 Slice LUT 寄存器 I/O2 fMAX (MHz)3
数据总线宽度: 16 (x16) 1599 2241 1639 34 400 MHz (800 Mbps)
数据总线宽度: 32 (x32) 1818 2462 1939 54 400 MHz (800 Mbps)

1. 性能和资源使用情况数据是通过使用LFE5UM-85F-8BG756CES器件和带有LFE5UM 控制包的Lattice Diamond 3.3设计软件测得的。当使用不同软件版本或者ECP5系列中不同密度或速度级的器件实现该设计,性能可能会有所不同。
2. I/O栏中所列的数量是指LPDDR3存储器接口的主要I/O数量。不包括用户接口(本机端)I/O。
3. 当使用32位或更低的数据宽度并使用一个片选时,LPDDR3 IP 核可以在最快的速度级 (8)上运行速度达到 400 MHz(800 LPDDR3)。

订购信息

产品系列 订购部件编号 描述
ECP5 LPDDR3-E5-U 单个订购许可证
ECP5 LPDDR3-E5-UT 区域限定许可证

IP版本:1.0

评估:要下载该IP的完整评估版本,请打开Clarity Designer工具,并单击工具栏上的Lattice IP Server按钮,即可看到可供下载的所有LatticeCORE IP核和模块。

购买:要了解如何购买IP核,请联系您当地的莱迪思销售办事处

文档

快速参考
标题 编号 版本 日期 格式 文件大小
选择全部
LPDDR3 SDRAM Controller IP Core User's Guide
IPUG110 1.0 9/23/2014 PDF 3 MB