2D图像缩放IP核将一种输入视频帧大小转换成另一种输出视频帧大小。其灵活的架构支持各种缩放比例的算法。高度可配置的设计利用了莱迪思FPGA中的嵌入式DSP块。简单的I/O握手协议使得内核适用于视频流或者突发的输入视频数据处理。可按每帧对在系统输入和输出帧大小进行更新。
特性
- 支持多色层(RGB和YCbCr4:4:4),串行滤波
- 动态输入和输出帧大小更新
- 支持多种缩放比例算法
- 可配置的滤波器抽头数量,适用于Lanczos系数设置
- 可配置相位数量,适用于Bicubic、Mitchell和Lanczos系数设置
- 可配置像素数据宽度
- 可配置系数宽度
- 可配置参数总线宽度
- 可选择存储器类型,适用于线路缓冲器和系数存储器
- 共享垂直和水平滤波器系数存储器的选择









