Lattice Solutions

Everything you need to quickly and easily complete your design

Share This Result >

Narrow Your Results



Solution Type



Device Support















Tags





























































































Providers




Clear All
  • CrossLink-NX Voice and Vision Machine Learning Board

    Board

    CrossLink-NX Voice and Vision Machine Learning Board

    Designed for low-power machine learning applications with Lattice sensAI and CrossLink-NX. Includes image sensors, microphones, HyperRAM, and expansion ports.
    CrossLink-NX Voice and Vision Machine Learning Board
  • RISC-V MC CPU IP Core

    IP Core

    RISC-V MC CPU IP Core

    Propel IP Module: 32-bit RISC-V processor core with optional Timer and PIC sub-modules, connects via AHB-Lite bus to other Propel IP modules and more.
    RISC-V MC CPU IP Core
  • CrossLink-NX 評価ボード

    Board

    CrossLink-NX 評価ボード

    CrossLink-NX 評価ボードは 40K ロジックセルのCrossLink-NXを搭載: ほとんどの I/O に簡単にアクセス可能、FPGA の PCIe 5G SERDES: FPGA メザニンカード (FMC)、Raspberry Pi、MIPI CSI-2、D-PHY、拡張用汎用ヘッダ
    CrossLink-NX 評価ボード
  • CNN Plus Accelerator IP

    IP Core

    CNN Plus Accelerator IP

    Implement Ultra-Low Power AI solutions with CNNs. Configure up to 16-bit widths. Works with Lattice Neural Network Compiler software tool.
    CNN Plus Accelerator IP
  • Helion IONOS画像シグナル処理IPポートフォリオ

    IP Core

    Helion IONOS画像シグナル処理IPポートフォリオ

    Comprehensive, high-quality, highly-configurable ISP solution from Helion Vision, from basic to advanced High Dynamic Range Imaging (HDRI) color pipelines.
    Helion IONOS画像シグナル処理IPポートフォリオ
  • CSI-2 / DSI D-PHY レシーバ

    IP Core

    CSI-2 / DSI D-PHY レシーバ

    MIPI D-PHY はカメラやディスプレイの標準的なインタフェースです。この IP を使用すると FPGA に D-PHY レシーバを実装できます。
    CSI-2 / DSI D-PHY レシーバ
  • FPD-Link トランスミッタ

    IP Core

    FPD-Link トランスミッタ

    OpenLDI / FPD-Link / LVDS トランスミッタ・インタフェース IP は ピクセルデータフォーマットのビデオデータを FPD-Link やその他の LVDS ディスプレイインタフェースへ変換します。
    FPD-Link トランスミッタ
  • FPD-Link レシーバ

    IP Core

    FPD-Link レシーバ

    OpenLDI / FPD-Link / LVDS レシーバ・インタフェース IP はプロセッサからの OpenLDI / FPD-Link / LVDS 入力をピクセルクロックドメインへ変換します。この IP は他の IP 組み合わせて MIPI DSI ディスプレイインタフェース変換として使用されます。
    FPD-Link レシーバ
  • SubLVDS イメージセンサーレシーバ

    IP Core

    SubLVDS イメージセンサーレシーバ

    MIPI D-PHY モジュラー IP - SubLVDS イメージセンサビデオデータをピクセルクロックドメインに変換
    SubLVDS イメージセンサーレシーバ
  • Lattice Image Signal Processing Reference Design

    Reference Design

    Lattice Image Signal Processing Reference Design

    Configure an ECP5 FPGA-based ISP solution tailored to your Industrial, Medical, and Automotive application.
    Lattice Image Signal Processing Reference Design
  • 4 入力 1 出力 MIPI CSI-2 アグリゲーション・リファレンスデザイン

    Reference Design

    4 入力 1 出力 MIPI CSI-2 アグリゲーション・リファレンスデザイン

    ラティス 4 入力 1 出力 MIPI CSI-2 イメージ・アグリゲーション・リファレンスデザイン は 4 つのイメージセンサからのデータを 1 つのデータとして HDMI 経由で出力するデザインを提供
    4 入力 1 出力 MIPI CSI-2 アグリゲーション・リファレンスデザイン
  • MIPI CSI-2 / DSI - OpenLDI I/F ブリッジ・リファレンスデザイン

    Reference Design

    MIPI CSI-2 / DSI - OpenLDI I/F ブリッジ・リファレンスデザイン

    CrossLink ファミリ向けリファレンスデザインは、MIPI DSI 出力のモバイルプロセッサや MIPI CSI-2 出力のイメージセンサと OpenLDI 入力のディスプレイを接続
    MIPI CSI-2 / DSI - OpenLDI I/F ブリッジ・リファレンスデザイン
  • MIPI DSI/CSI-2 to Parallel Bridge Reference Design

    Reference Design

    MIPI DSI/CSI-2 to Parallel Bridge Reference Design

    Modular MIPI/D-PHY Reference Design - Converts MIPI CSI-2 input to Parallel data type output
    MIPI DSI/CSI-2 to Parallel Bridge Reference Design
  • Page 1 of 5
    First Previous
    1 2 3 4 5
    Next Last
    Like most websites, we use cookies and similar technologies to enhance your user experience. We also allow third parties to place cookies on our website. By continuing to use this website you consent to the use of cookies as described in our Cookie Policy.