FPGAの並列処理機能を利用してBNNを実装しましょう。このIPによって、BNNを電力消費がわずかミリワットのiCE40 UltraPlus FPGAに実装できます。
このIPはiCE40 UltraPlusデバイスのオンチップDSPを使ってBNNを実装します。11つの組込みブロックRAM（EBR）はエンジンの加速をする作業メモリとして使用されます。ユーザーはEBRもしくはより大きいシングルポートメモリ（SPRAM）ブロックを選択し、エンジンで使用される重みと命令を保存することができます。
IPはラティスのニューラルネットワークコンパイラツールとセットになっています。このコンパイラはCaffeやTensorFlowで開発されたネットワークを使って、BNN アクセラレータIPで実行可能な命令にコンパイルできます。