QDRII/II+SRAMコントローラMACOコア

Scheduled Downtime: Our website and IP Catalog in Lattice Radiant and Diamond will be offline for maintenance on Friday, Feb 13, 5:00 PM – 9:00 PM PT. Please plan your downloads accordingly.


Newsletter Subscription

IP Express第2世代のQDR-II(Quad-Data-Rate)SRAM(Static Random Access Memory)コントローラは、業界標準のQDR-II SRAMとインターフェースする汎用メモリ・コントローラです。コントローラは2ワード・バーストもしくは4ワード・バースト・モードの機能に構成できます。また、18ビット・バスもしくは36ビット・データバスでの構成が可能です。データはクロックの両エッジでデータ転送レートを倍にして転送します。データの読み/書きデータバスは個別でデータ・レートをさらに倍にします。

MACOQDR II/II+IPコアは、MACO ASICゲートとFPGAアレイのソフト・ロジックの両方を使用して実装されます。実装のほとんどがMACO内にあるので、FPGAアレイはユーザ用途に多く残ります。

必要なソフトウェア

  • ispLEVER7.0バージョンもしくはそれより新しい版
  • MACOデザイン・キット
  • MACOライセンス・ファイル

特長

  • 業界標準QDR-II SRAMとのインターフェース
  • 最大 250 MHz 動作 QDRII SRAM メモリ デバイスをサポートします
  • 375 MHz （最高スピード グレード） 営業 QDRII + SRAM メモリ デバイスをサポートします
  • FPGAは18ビットもしくは36ビットの読み書きメモリ・データ・バス(FPGAでは、36ビットもしくは72ビット・データバス上)に構成可能
  • シェア・アドレス・バスは17ビットから20ビット幅で構成可能
  • 個もしくは4個のプログラム可能なバースト長
  • 最大31個の連続したロケーションの読み/書き込みブロック

Jump to

ブロック ダイアグラム

Alternate Text

パフォーマンスとサイズ

ラティスSCMの結果
構成 SLICEs LUTs レジスタ PIOs
タイプ データ幅 アドレス幅 Mem スピード2
(MHz)		 R/W FIFO 深度 レイテンシー バースト・モード
QDRII+ 18 18 3002 4 / 4 2.5 4 230 297 233 194
QDRII+ 36 18 3002 4 / 4 2.0 4 342 406 382 194
QDRII 18 18 2502 64 / 64 1.5 2 453 717 242 194

1) 性能と利用結果は、ラティスのispLEVER®v.7.0ソフトウェアを使用して生成しました。このIPコアを異なるスピード・グレードで使用したとき、性能は変る場合があります。全ての構成が小さなラティスSCMデバイスにフィット出来るとは限りません。これらの結果はシンプリファイv8.8L2でのものです。

2) パフォーマンス-5 スピード グレードを結果します。

発注情報

ライセンシング

すべてのMACO IPは無償です。但し、シミュレーションの実行及びビットストリームファイルの生成にはライセンスキーが必要です。MACO IPライセンスキーが必要な場合、ラティス販売代理店へお問い合わせ下さい。

ドキュメント

Quick Reference
TITLE NUMBER VERSION DATE FORMAT SIZE
Select All
QDRII+ SRAM Controller MACO Core User Guide
IPUG45 01.4 3/12/2008 PDF 831.6 KB

*By clicking on the "Notify Me of Changes" button, you agree to receive notifications on changes to the document(s) you selected.

会社情報

購入する

サポート

FOLLOW