LatticeECP3

高效,适用于创新,采用小尺寸的紧凑型封装

非常高效的性能——在尽可能小的空间内实现所有功能是至关重要的,拥有150K LUT的LatticeECP3可满足您的需求

最大的可靠性,最低的成本和功耗——LatticeECP3 FPGA带有片上SERDES以及低至0.5W的功耗,助您提高工业、远程通信或车用设备的可靠性并且降低成本

易于互连的FPGA——使用合适协议的SERDES,合适接口的I/O,使用LatticeECP3满足您的系统连接和扩展需求

特性

  • 多达16个通道,速率为3.125 Gbps
  • 800 Mbps DDR3,1Gbps LVDS
  • 多达586个可编程sysIO缓冲器,支持PCI Express、以太网(GbE、XAUI & SGMII)、HDMI、SMPTE、串行Rapid I/O、CPRI和JESD204A/B等等
  • 高达150K LUT以及6.8 Mbit的SRAM
  • 多种封装选择,尺寸小至10.0 mm x 10.0 mm,功耗低至0.5 W以下

跳转到

产品系列表

LatticeECP3 器件选型指南

参数 ECP3-17 ECP3-35 ECP3-70 ECP3-95 ECP3-150
LUT (K) 17 33 67 92 149
EBR SRAM 块 38 72 240 240 372
EBR SRAM (Kbit) 700 1327 4420 4420 6850
分布式RAM (Kbit) 36 68 145 188 303
18 x 18 乘法器 24 64 128 128 320
3.2 Gbps SERDES 通道 4 4 12 12 16
PLL + DLL 2+2 4+2 10+2 10+2 10+2
DDR 支持 DDR3 800, DDR2 533, DDR 400
引导闪存 外部 外部 外部 外部 外部
双引导
位流加密
内核电压 1.2 V 1.2 V 1.2 V 1.2 V 1.2 V
Temp C
Temp I
Temp AEC-Q100 - - -
0.5 mm 引脚间距 I/O 数量 / SERDES
  ECP3-17 ECP3-35 ECP3-70 ECP3-95 ECP3-150
328-ball csBGA (10 x 10 mm) 116 / 2
1.0 mm 引脚间距 I/O 数量 / SERDES
  ECP3-17 ECP3-35 ECP3-70 ECP3-95 ECP3-150
256-ball ftBGA (17 x 17 mm) 133 / 4 133 / 4
484-ball fpBGA (23 x 23 mm) 222 / 4 295 / 4 295 / 4 295 / 4
672-ball fpBGA (27 x 27 mm) 310 / 4 380 / 8 380 / 8 380 / 8
1156-ball fpBGA (35 x 35 mm) 490 / 12 490 / 12 586 / 16

莱迪思车用(AEC-Q100认证) LatticeECP3 器件选型指南

参数 LA-ECP3-17 LA-ECP3-35
LUT (K) 17 33
EBR SRAM (Kbit) 700 1327
EBR SRAM 块 38 72
分布式RAM (Kbit) 36 68
18 x 18 乘法器 24 64
3.2 Gbps SERDES 通道 4 4
最多可用 I/O 222 310
PLL + DLL 2+2 4+2
0.5 mm 引脚间距 I/O 数量 / SERDES
  LA-ECP3-17 LA-ECP3-35
328-ball csBGA (10 x 10 mm) 116 / 2
1.0 mm 引脚间距 I/O 数量 / SERDES
  LA-ECP3-17 LA-ECP3-35
256-ball ftBGA (17 x 17 mm) 133 / 4 133 / 4
484-ball fpBGA (23 x 23 mm) 222 / 4 295 / 4
672-ball fpBGA (27 x 27 mm) 310 / 4

解决方案实例

LatticeECP3拥有大量现成的设计关键组成模块,可以直接在您的设计中使用,LatticeECP3不仅仅是全功能的——它已经全副武装。为了帮助您尽可能高效地进行设计,莱迪思一直专注于开发适用于各种应用领域的解决方案,例如:

解决网络边缘的连接问题

  • 构建低成本的以太网与定制或传统接口之间的桥接
  • 快速实现ASSP与无线基站中常见协议之间的桥接,包括CPRI和JESD204
  • 实现网络流量的预处理,通过减少处理器的工作量来提高性能
  • 通过分担DSP功能来增强pico和femto-cell中ASSP的性能

实现高性能的控制面板解决方案,适用于通信、工业、医疗和其他应用

  • 使用串行接口提供与系统其他模块之间的高性能接口
  • 通过优化的预处理算法,减轻控制处理器的工作量

通过超快、大批量并行的工程实现,增强图片/视频系统性能

  • 使用业界领先的功能,提高图像质量
  • 通过成熟的视频分析功能快速解决现实世界的问题
  • 提供与常用的视频协议之间的接口

构建创新的汽车解决方案

  • 实现低成本的串行接口,在整个汽车内部传输图像数据
  • 使用硬件实现,高效地分析图像数据
  • 通过分担显示的缩放、旋转和组合功能,减少处理器的工作量

设计资源

IP和参考设计

使用经过预先测试、可重复使用的功能简化您的设计工作

应用说明

了解如何最高效地使用我们一系列的FPGA和开发板

软件

覆盖整个设计流程,非常易于使用

开发套件和开发板

我们的开发板和开发套件能够简化您的设计流程

编程硬件

使用我们的编程硬件,轻松完成在系统编程和在线重配置

文档

未登录的用户可能无法查阅某些文档和下载。如要查看所有内容,请登录您的莱迪思账户。

快速参考
技术资源
资讯资源
下载
标题 编号 版本 日期 格式 文件大小
Advanced Security Encryption Key Programming Guide
TN1215 1.5 1/30/2016 PDF 4.7 MB
Dual and Mulitple Boot Feature
TN1216 1.6 10/30/2015 PDF 3.9 MB
Electrical Recommendations for Lattice SERDES
FPGA-TN-02077 3.0 3/30/2018 PDF 2.9 MB
High-Speed PCB Design Considerations
TN1033 06.1 5/2/2011 PDF 795.1 KB
LatticeECP3 and Broadcom 1 GbE (1000BASE-X) Physical/MAC Layer Interoperability
TN1217 1.0 7/26/2010 PDF 1.5 MB
LatticeECP3 and Broadcom 10 Gbps Physical/MAC Layer Interoperability
TN1218 1.1 2/13/2012 PDF 3.5 MB
LatticeECP3 and LatticeECP2M High-Speed Backplane Measurements
TN1149 1.5 10/8/2013 PDF 3.8 MB
LatticeECP3 and Marvell 10 Gbps Physical/MAC Layer Interoperability
TN1219 1.0 7/26/2010 PDF 1.4 MB
LatticeECP3 Hardware Checklist
TN1189 2.1 2/13/2012 PDF 530.6 KB
LatticeECP3 High-Speed I/O Interface
TN1180 2.3 4/2/2013 PDF 12.3 MB
LatticeECP3 Marvell 1 GbE (1000BASE-X) Physical/MAC Layer Interoperability
TN1196 1.1 2/13/2012 PDF 2.9 MB
LatticeECP3 Marvell SGMII Physical/MAC Layer Interoperability
TN1197 1.1 2/13/2012 PDF 3 MB
LatticeECP3 Marvell XAUI 10 Gbps Physical Layer Interoperability
TN1194 1.1 2/13/2012 PDF 2.7 MB
LatticeECP3 Memory Usage Guide
TN1179 1.8 4/1/2014 PDF 4.6 MB
LatticeECP3 Power Consumption and Management
TN1181 1.1 2/2/2012 PDF 424.1 KB