ispClock5400D评估板

ispClock5400D评估板包含了设计人员对完全组装的印刷电路板上的ispClock5406D在系统可编程差分时钟分配器件进行快速配置和评估的所有所需。该评估板还可以单独使用,用来查看5400D器件的性能和在系统可编程或用作LatticeECP3 FPGA评估板的副板和时钟源:

四层板支持48引脚QFNS封装,提供一个用户I/O插头和一个JTAG编程电缆连接器。安装的SMA连接器用来为接入的高速I/O信号提供好的信号完整性。JTAG编程信号可以通过使用一跟连接评估板和PC的ispDOWNLOAD®编程电缆产生。ispPAC-CLK5406D所有的用户可编程特性都可以通过莱迪思半导体公司的PAC-Designer® 软件方便地进行配置。

立即跳转到

套件内容

  • ispClock5406D评估板
  • ispDOWNLOAD电缆(HW-USBN-2A)
  • 通用AC适配器
  • 快速入门指南

开发板照片

正面图

点击图片放大

订购信息

  • 订购部件编号:PACCLK5406D-S-EVN
  • 点击此处查找您附近的莱迪思授权代理商
  • 点击此处立即从莱迪思在线商店订购

文档

快速参考
下载
标题 编号 版本 日期 格式 文件大小
Programming Cable User Guide
Describes the features and recommended usage guidelines of Lattice ispDOWNLOAD Cables.
FPGA-UG-02042 26.4 5/29/2020 PDF 1.4 MB
ispClock5400D Evaluation Board, QuickSTART
QS004 01.0 12/14/2009 PDF 1.6 MB
ispClock5400D Evaluation Board, User Guide
EB50 01.2 7/8/2010 PDF 2.3 MB
标题 编号 版本 日期 格式 文件大小
ispClock5400D Evaluation Board, Demo Source
1.0 12/14/2009 ZIP 0.7 KB
ispClock5400D Evaluation Board, Capture DSN
1.0 12/14/2009 ZIP 87.2 KB
ispClock5400D Evaluation Board, Gerber Artwork
1.0 12/14/2009 ZIP 357.8 KB

支持

技术支持

有问题?我们来帮助您

质量和可靠性

相关参考资料有助于解决您的问题

Like most websites, we use cookies and similar technologies to enhance your user experience. We also allow third parties to place cookies on our website. By continuing to use this website you consent to the use of cookies as described in our Cookie Policy.